

図解

32ビットマイクロコンピュータ

80386

の使い方 W.B.スルヤント著 ● オーム社



図解 16ビットマイクロコンピュータ—
80286 の使い方

(A 5 判 240頁)

本岡善剛 著

インテル社8086の上位にあたるマイクロプロセッサである80286について、概要から各種命令、動作、プログラミングなどのポイントを、具体的かつ平易に解説しました。

図解 16ビットマイクロコンピュータ—
8086 の使い方

(A 5 判 190頁)

井出裕巳 著

16ビットマイクロコンピュータの中で最も多く使われているインテル社の8086について、概要から各種命令、動作、プログラミングなどのポイントを、具体的かつ平易に解説しました。

図解 32ビットマイクロプロセッサ—
MC 68020

(A 5 判 202頁)

朝日廣治／外園寛実／國岡保弘 共著

モトローラ社のMC 68020に焦点をあて、概要から各種命令、動作などのポイントを、具体的かつ平易に解説しました。

本書は、「著作権法」によって、著作権等の権利が保護されている著作物です。

本書の全部または一部につき、無断で次に示す〔 〕内のような使い方をされると、著作権等の権利侵害となる場合がありますので御注意ください。

〔転載、複写機等による複写複製、電子的装置への入力等〕

学校・企業・団体等において、上記のような使い方をされる場合には特に御注意ください。

お問合せは下記へお願いします。

〒101 東京都千代田区神田錦町 3-1 Tel. 03-3233-0641

株式会社 オーム社出版局（著作権担当）

は し が き

今日、マイクロコンピュータはあらゆる分野に活用され、その使用範囲もますます拡大の一途をたどっている。機種においては、8085、8086、80286/80386と急速に技術革新が進んでおり、また、数年前までマイクロコンピュータの主流だった8ビットCPUの8085は、マイクロコンピュータにたずさわっている人なら誰もが知っている程、幅広く、多くの人達に使用されてきている。

16ビットCPUの8086は、セグメンテーションという新しい概念を導入したため、この8085を知っている技術者でも慣れるまでかなりの時間を要した事と思う。しかし、8085同様、8086も周知の通り、広範囲に使用され現在に至っている。

16ビットのマイクロプロセッサ80286、32ビットのマイクロプロセッサ80386という高レベルに位置するマイクロプロセッサにも新しい概念

- ・保護機能
- ・仮想メモリ
- ・特権単位
- ・マルチタスキング
- ・ページング
- ・仮想86モード

が導入されている。8085を熟知している技術者がセグメンテーションで苦労したのと同様に、8086を知っている技術者が、80386の新しい概念を自分のものとするまでかなりの時間を費やすことと思う。そこで、本書を出版するに至ったわけである。

マイクロコンピュータの技術進歩に伴い、マイクロプロセッサは、産業のあらゆる分野にわたり使用されてきており、今後一段と応用の分野も拡大されてゆくと思われる。そこで、このように速い今日の技術革新の下で、32ビットの主流となるインテル社の80386に焦点をあて、32ビットマイクロプロセッサとはどのようなものなのかについて解説した。

本書は、8086の予備知識を持ち、これから80386の学習を始め

は し が き

る技術者の手引き書として使用していただけるようにまとめた。
80386 の新しい概念を中心に図解し，より理解しやすいように記述
した．本書が 80386 を新たに学習し始める方の出発点として役立っ
て頂ければ幸いである．

1987 年 10 月

W. B. スルヤント

目 次

1. 概 要	
1.1 内部構成	2
1.2 レジスタ	3
1.3 動作モード	5
1.4 特 徴	6
2. メモリ管理サポート機能	
2.1 仮想メモリと実メモリ	8
2.2 ディスクリプタテーブル	12
2.3 セグメントレジスタ	15
2.4 メモリのアクセス	17
2.5 ディスクリプタ	19
2.6 スタックセグメントディスクリプタ	22
2.7 別名 (ALIAS)	24
3. メモリ保護機能	
3.1 メモリアクセス	26
3.2 セグメントレジスタを更新する時の保護	27
3.3 仮想番地を変換する時の保護	30
3.4 保護機能による例外	32
4. 特権準位保護機能	
4.1 OS とアプリケーションプログラム	36
4.2 DS, ES, FS と GS の更新時の保護機能	41
4.3 SS の更新時の保護機能	44

4・4 CSの更新時の保護機能	45
4・4・1 コールゲート	46
4・4・2 間接制御移行における保護	49
4・4・3 RET 命令	53
4・5 特権単位保護例外コードセグメント	55
5. 割り込みと例外	
5・1 割り込みと例外の原因	58
5・2 IDT	59
5・3 制御移行機構	60
5・4 特権単位の保護	62
5・5 割り込みベクタの割り当て	63
6. マルチタスク/マルチユーザシステム	
6・1 マルチプログラムシステム	66
6・2 LDTとGDT (ディスクリプタテーブル)	70
6・3 タスクとそのLDT	73
6・4 タスクとそのTSS	74
6・5 システムアドレスレジスタ	77
7. タスク切り換え	
7・1 タスクの設定	80
7・2 タスク切り換え	82
7・3 タスク切り換え方法	84
7・4 タスクゲート	87
7・5 タスク切り換えにおけるBビット, NTビットと バックリンクの変化	89
7・6 IRET/IRETD 命令	91
7・7 タスク切り換えにおける特権単位保護	92
7・8 ディスクリプタテーブルの項目の分類	94

8. 保護機能命令

8・1	ARPL 命令, 依頼特権準位と実効特権準位	98
8・2	LGDT, LIDT, SGDT と SIDT 命令	101
8・3	LLDT, LTR, SLDT と STR 命令	102
8・4	VERR と VERW 命令	103
8・5	LAR と LSL 命令	104
8・6	特権準位 0 でしか実行不可能な命令	105
8・7	IOPL と関係のある命令	107
8・8	実行可能なモード	109


9. ページング

9・1	P と A ビット	112
9・2	リニアアドレスと実番地	114
9・3	リニアアドレスから実番地への変換例	116
9・4	ディレクトリのエントリー (項目)	118
9・5	ページテーブルのエントリー (項目)	119
9・6	ページ保護機能	120
9・7	TLB (Translation Lookaside Buffer)	123
9・8	TLB のテスト	126

10. 仮想 86 モード

10・1	セグメントユニットの動作と VM ビット	130
10・2	保護機能	131
10・3	タスク切り換えによるモード遷移	132
10・4	同一タスク内のモード遷移	133
10・5	仮想 8086 モードにおける割り込みと VM ビットの変化	135
10・6	仮想 8086 モードにおけるページング	137
10・7	8086 の OS	139
10・8	80386 の OS	141

11. ソフトウェア開発	
11・1 コールゲートの呼び出し	144
11・2 ビルドファイル	146
11・3 開発手順	150
12. 初期化	
12・1 初期状態	152
12・2 保護モードへの遷移	153
13. ソフトウェアシステムの作成	
13・1 静的システム	158
13・2 動的システム	159
14. デバッグサポート	
14・1 デバッグレジスタ	164
14・2 リニアアドレスデバッグレジスタ (DR 0~DR 3)	165
14・3 ブレークポイント条件デバッグレジスタ (DR 7)	166
14・4 ブレークポイントステータスデバッグレジスタ (DR 6)	168
14・5 命令実行ブレークポイントと RF フラグ	169
15. 新しい命令	
15・1 新しい命令のリスト	172
15・2 ENTER と LEAVE 命令	173
15・3 ENTER 命令のアルゴリズム	178
16. ディスクリプタ内の D ビット	
16・1 スタックセグメントディスクリプタの D ビット	182
16・2 コードセグメントディスクリプタの D ビット	183

16・3	オペランドサイズプリフィクス 66 H	186
16・4	データセグメントの D ビット	188
付 録		
I.	CALL, JMP と割り込み命令	189
II.	保護モードよりリアルモードへの遷移手順	191
III.	ASM 386 と ASM 86 との相違	193
IV.	命令とフラグの関係	195
索 引	199

1. 概要

80386 は高度なマイクロプロセッサで、3~4 MIPS という高スピードを持っている。マルチタスキングオペレーティングシステム (OS) に適するように設計されており、複数の OS を同時に実行することも可能である。CPU レジスタ、およびデータバスとアドレスバスは 32 ビットであり、メモリ管理機能、メモリ保護機能とタスク切り換え機能は CPU に内蔵されている。8086、8088、80186、80188 と 80286 のソフトウェア互換性を有する。

1・1 内部構成

80386 の内部構成は図 1・1 に示すように

- ・バスインタフェースユニット ・実行ユニット
- ・コードプリフェッチユニット ・セグメントユニット
- ・命令デコードユニット ・ページングユニット

からなる。ページングユニットを除き、CPU のこれらの内部ユニットの動作は 8086 と酷似している。ページングユニットは 80386 の特長の一つで、今までのインテルの CPU に見られない新しいユニットである。




図 1・1 80386 の内部構成

セグメントユニットは、命令に指定されている論理番地をリニアアドレスに変換する。後で説明するように、論理番地はプログラムで指定される仮想番地である。リニアアドレスはページングユニットにより実番地に換算される。一方、ページングユニットはオプションでこのユニットを使用しない場合、リニアアドレスは実番地そのままになる。

以上、80386 の特徴の一端について述べた。このセグメントユニットとページングユニットの動作を理解することが、80386 を活用する上で大切である。

1・2 レジスタ

図 1・2 に示すように 80386 の CPU 中に次のものがある。

- ・汎用レジスタ
- ・システムアドレスレジスタ
- ・フラグレジスタ
- ・デバッグレジスタ
- ・命令ポインタ
- ・コントロールレジスタ
- ・セグメントレジスタ
- ・テストレジスタ

図 1・2 を詳細に書き加えると図 1・3 と図 1・4 のようになる。






図 1・2 80386 のレジスタ

汎用レジスタは 32 ビットであり、レジスタ名に E が付いている。これらのレジスタは 8086 のように 8 ビット、または、16 ビットとしても参照することが可能である。たとえば、AX は EAX の下位の 16 ビットで AH は AX の上位の 8 ビットを参照する。

フラグレジスタと命令レジスタは共に 32 ビットであるが、使用のしかたにより CPU がこれらの下位ワードのみ (FLAGS および IP) を参照する場合がある。


今までの 8086 の CS, SS, DS, ES に FS, および GS, セグメントレジスタが新しく追加される。セグメントレジスタは、16 ビットのセレクトレジスタと 64 ビットのディスクリプタレジスタからなる。これらのレジスタの役割について

I. 概要




セグメントレジスタ

図 1・3 拡張された 80860 レジスタ



システムアドレスレジスタ



コントロールレジスタ

テストレジスタ

図 1・4 新しいレジスタ

は、セグメントユニットの動作を説明するおりに詳しく記述する。

図 1・3 に示すレジスタは拡張された 8086 のレジスタとも言える。これに対し、図 1・4 に示すレジスタは 8086 に見られない新しいものである。

1・3 動作モード

80386 は、図 1・5 に示すように三つの動作モードを有する。リセット信号を与えると CPU はリアルモードに入る。図 1・4 に示される CR 0、または MSW コントロールレジスタを変更することにより、リアルモードから保護モードへ、またはその反対方向へモード遷移を行うことが可能である。保護モードより仮想 86 モードへ入るには IRETD 命令を実行するか、またはタスク切り換えを行う。タスク切り換え機能は 80386 の特長の一つである (7 章参照)。割り込みにより、CPU を仮想 86 モードから保護モードへ戻すことが可能である。




図 1・5 三つの動作モード

80386 は、リアルモードにおいて 8086 と同じように動作するが、主な違いは 80386 が 32 ビットのデータを処理することが可能であることにある。リアルモードの動作については、8086 の動作と似ているので本書では省略する。

保護モードにおいては、CPU が 2^{32} の実メモリにアクセスすることが可能であり、セグメントの長さが 2^{32} バイトになる。その上、保護機能も実施する。ページング機能はオプションである。このモードにおいて、ソフトウェアが占めることの可能な空間である仮想メモリの概念を導入する。

仮想 86 モードは、保護機能を生かしながら 8086 のコードを実行するための動作モードである。CPU は保護モードと同様に動作するが、プログラムで指定されている論理番地を 8086 と同じように解釈する。

1・4 特

長

80386 は 8086 と比較した場合、次のような特長を有する。

- ・保護機能
- ・タスク切り換え機能
- ・メモリ管理サポート機能
- ・ページング機能

保護機能の例として CPU は、セグメントの規定されている領域以外のロケーションにアクセスすることは不可能であり、また、書き込み禁止されているセグメントにデータを書き込むこともできないのである。

メモリ管理は、 2^{32} バイトの狭い実メモリをどのようにして**複数タスク**（各タスクが最大 2^{46} バイトの大きさを持つ）に割り当てるかという管理法である。CPU は、このメモリ管理をサポートする機能を内蔵する。

複数タスクが同時に実行する場合、タスクとタスクの間の切り換えは CPU のファームウェアで行われる。このようなタスク切り換え機能は、**マルチタスクシステム**を実施するのに非常に役立つ。

セグメントの長さはさまざまであるので、メモリ単位として不都合になる場合がある。そこで、長さが様なメモリ単位である**ページ**を導入する。実メモリをページ単位で取扱うことを可能にするのは、ページング機能である。メモリの単位が一樣であるので、セグメンテーションの不都合をなくすることが可能である。

2. メモリ管理 サポート機能

80386 においてアクセス可能な実メモリの大きさは 2^{32} バイトあり、複数タスクをサポートし、各タスクの大きさは最大 2^{46} バイトである。そこで、実メモリをどのようにして複数タスクに割り当てるかというメモリ管理問題が出てくる。このメモリ管理は通常オペレーティングシステム (OS) の仕事であるが、80386 はメモリ管理をサポートする機能を内蔵している。

2・1 仮想メモリと実メモリ

図 2・1 に示すのは、**仮想メモリ（仮想空間）**と**実メモリ**である。仮想メモリはプログラムが占める空間で、その大きさは 2^{46} バイトである。一方、実メモリは CPU がアクセスすることができるメモリで、その大きさが 2^{32} バイトである。実メモリの大きさは CPU のアドレスバスの幅で決まるが、仮想メモリの大きさは CPU の内部アーキテクチャで定まる。




図 2・1 仮想メモリと実メモリ

8086 の場合、プログラムが占めるメモリは CPU がアクセスするメモリと一致し、その大きさが 1 M バイトであるのに対し、前記で述べたように 80386 の場合、仮想メモリは実メモリと区別し、その大きさも異なるということは矛盾と考えるが、このように考えれば仮想メモリの概念は理解しやすくなる。つまり、仮想メモリはプログラムが占めることのできる空間で、実際はディスクのようなメモリで実現する。ユーザはプログラムを書く時、そのプログラムはディスクに格納されるので 2^{46} バイトまでプログラムを書くことが可能である、と思ってよい。しかし、プログラムを実行する際、実メモリへロードしなければならない。ところが、実メモリの大きさはたった 2^{32} バイトなので実メモリの割り当ては問題になり、メモリ管理が必要になってくる。すなわち、 2^{32} バイトの狭い実メモリを 2^{46} バイトの大きなプログラムにどのようにして割り当てできるかという問題が出

てくる。このメモリ管理、またはメモリ割り当ては OS により行われるが、CPU はメモリ管理をサポートする機能を内蔵する。

プログラムをコーディングする場合、実メモリの番地（実番地）を直接に指定することは不可能であるということは周知のことと思う。だが、プログラムは仮想メモリを占めるので、プログラムで指定されるのは**仮想番地**である。仮想番地とは、仮想メモリにおけるロケーションの番地であり、プログラムで指定される番地なので**論理番地**とも呼ばれる。

プログラムの占める仮想メモリを図 2・2 に示す。8086 のようにプログラムは複数のセグメントからなる。図 2・2 に一つのデータセグメントが示され、その中に ALPHA という変数（ロケーション）がある。プログラムでは、ALPHA の仮想番地は論理番地のフォーマットで指定される。




図 2・2 仮想メモリ番地指定しかた

たとえば、AL レジスタの内容をこのロケーションに転送するには次のような命令です。

MOV FS:ALPHA, AL

FS:ALPHA は、ALPHA というロケーションの仮想番地の論理番地フォーマットである。8086 のように ALPHA は、ALPHA という変数が格納されているセグメントの先頭からこのロケーションまでのオフセットである。一方、FS はセグメントレジスタで、FS の他に DS、ES と GS も使用することが可能である。ただ 8086 と違い、FS の内容がセグメントのベースでなく、セグメントのセ

2. メモリ管理サポート機能

レクタという新しい概念である。下記のように、セレクタはセグメントを間接的に指定する。

プログラムで取り扱うすべての番地は、論理番地フォーマットで指定される仮想番地である。セグメントの大きさは 2^{32} バイトであるので、ALPHAのように指定されるオフセットも 2^{32} バイトである。したがって、オフセットは32ビットである。FSのようなセレクタレジスタは図1・3に示すように16ビットであるが、論理番地として実際に使われるのは、その上位の14ビットである。よって、仮想番地は正味46ビットで、**仮想空間**の範囲は 2^{46} バイトになる。

また、図2・3に示すように80386は、プログラムで指定されている46ビットの仮想番地を32ビットの実番地に変換して解釈する。それは、CPUのアドレスバスが32ビットで 2^{32} バイトの実メモリしかアクセスできないからである。46ビットの仮想番地を32ビットの実番地に変換する機能は、CPUの中のセグメントユニットに内蔵されている。




図 2・3 仮想番地から実番地へ

16ビットのセレクタは図2・4に示すように、セグメントユニットにより32ビットのセグメントの先頭番地に変換する。8086の場合、セグメントレジスタの内容がセグメントのベースでこれを先頭番地に換算するには、単に4回左シフト(16を乗算)するだけだが、80386の場合、16ビットのセレクタを32ビットのセグメントの番地に換算するには複雑な変換を行う。詳細に述べると、セレクタの16ビット中の上位14ビットのみを変換に使用する。ロケーションの実番地は




図 2・4 論理番地換算の比較

セグメントの32ビットの先頭番地に、論理番地に指定されているオフセットを加算して得られる。

2・2 ディスクリプタテーブル

前述した仮想番地から実番地への変換をするには、**ディスクリプタテーブル**が必要である。ディスクリプタテーブルはプログラムと同様に仮想メモリに存在し、プログラムを実行する時に実メモリにロードしておく。図 2・5 に示すように、ディスクリプタテーブルに**ディスクリプタ**はプログラムセグメント数だけ登録されている。ディスクリプタは 8 バイトからなり、プログラムセグメントを記述し、その内容はセグメントの**先頭番地**、**大きさ**と**属性**である。CPU は、仮想番地のセクタによりディスクリプタテーブルからディスクリプタを一つ選定する。以上、ディスクリプタテーブルをディスクリプタの配列として取り扱い、セクタの上位の 13 ビットを配列の添字とし、ディスクリプタを選出する。そのディスクリプタの中に格納されているセグメントの先頭番地を読み取り、前述した番地変換を行う。




図 2・5 ディスクリプタテーブル

CPU がディスクリプタの中の先頭番地を読み取るには、ディスクリプタの実番地を知らなければならない。CPU の中に**ディスクリプタテーブルレジスタ**が存在し、その中にディスクリプタテーブルの先頭番地が格納されている。**インデックス**というセクタの上位の 13 ビットに 8 を乗算し、その結果をディスクリプタテーブルの先頭番地に加算するとディスクリプタの実番地になる (8 を乗算

するのは、ディスクリプタの大きさが8バイトであるからである)。このようにセクタを利用し、セグメントの先頭番地をディスクリプタテーブルより見つけ、そのセクタはセグメントを間接的に指定すると言える。

以上述べたように、80386 ソフトウェアは単なるプログラムからだけなるのではなく、仮想番地から実番地への変換に使われるディスクリプタテーブルも必要とする。したがって、8086 のコードにディスクリプタテーブルは含まれていないので、保護モードで実行することは不可能である。保護モードのソフトウェアには、ディスクリプタテーブルがなければならない。

セクタのフォーマットを図2・6に示す。前述したように、セクタの上位の13ビットのフィールドをインデックスという。インデックスは、ディスクリプタが登録されているディスクリプタテーブル中のエントリーの添字である。セクタのビット2を **TI ビット** という。ディスクリプタテーブルは二つあり、**LDT** と **GDT** と呼ばれる。TI ビットは GDT、または LDT を選択する。つまり、TI ビットが0の場合、GDT のディスクリプタを選定し、TI ビットが1の場合、LDT のディスクリプタを選定する (GDT と LDT のディスクリプタテーブルレジスタを、それぞれ **GDTR** と **LDTR** とする。GDT と LDT の違いについては6・2節に記述してある)。セクタのビット0と1を **RPL** といい4・2節で説明する。




図 2・6 セクタのフォーマット

2. メモリ管理サポート機能

ディスクリプタ中に格納されているセグメントの先頭番地を管理することにより、実メモリをプログラムにセグメント単位で割り当てて管理することが可能である。セグメントの先頭番地の管理は OS の仕事で、メモリ管理という。CPU ファームウェアの役割はディスクリプタテーブルにより、プログラムで指定されている仮想番地を実番地に変換する。この CPU ファームウェアの機能は、**メモリ管理をサポートする機能**で、CPU の中に内蔵されている。

仮想番地は、次のフォーマットで表される。

セグメントレジスタ：オフセット

例 FS:ALPHA

FS:ALPHA のような番地は、仮想メモリにあるロケーションの番地なので仮想番地という。また、この番地はプログラムで指定されている番地で、実際の実番地ではないので論理番地とも呼ばれる。以下、次節についても仮想番地と論理番地の両方を使用して説明を行っていくが、同じ意味を表している。

2・3 セグメントレジスタ

CPU がディスクリプタテーブルにより、仮想番地を実番地に変換する機能を実施するのに、ディスクリプタテーブルにアクセスしなければならないので時間がかかり、CPU のスピードを低下する。そこで、ディスクリプタテーブルの代わりにセグメントレジスタを利用する。

図 2・7 に示すセグメントレジスタは、16 ビットの**セクタレジスタ**と 64 ビットの**ディスクリプタレジスタ**からなる。ディスクリプタレジスタの内容は、ディスクリプタテーブル中に登録されているディスクリプタの複写であり、CS, SS, DS, ES, FS と GS という六つのレジスタしかないので、六つのディスクリプタの複写しか格納されない。




図 2・7 セグメントレジスタの構成

CPU が仮想番地を実番地に変換する時、一般的にメモリにアクセスすると思われるが、実際にはディスクリプタテーブルにアクセスせず、ディスクリプタレジスタを参照するので、高スピードで番地を換算することが可能である。

以下、具体例を示す。

例1 `MOV AH,FS:ALPHA`

FS:ALPHA という仮想番地を実番地に変換する際、図 2・8 に示すように FS

2. メモリ管理サポート機能




図 2・8 ディスクリプタレジスタによる実番地の計算

のディスクリプタレジスタを参照し、ディスクリプタレジスタに格納されているセグメントの先頭番地を使用する。

例2 PUSH EAX

EAX レジスタの内容をスタックの SS:ESP という仮想番地にプッシュするが、その実番地は、SS のディスクリプタレジスタに格納されているセグメントの先頭番地に、ESP レジスタの内容をオフセットとして加算する（スタックセグメントについては2・6節を参照のこと）。

例3 命令を取り出す

CPU は命令をフェッチする際、CS:EIP という仮想番地から取り出す。この時に CS のディスクリプタレジスタに格納されているセグメントの先頭番地に、EIP レジスタの内容をオフセットとして加算し、実番地を計算する。

2・4 メモリのアクセス

データセグメントにアクセスするプログラム例をあげる。

ASM 386 では、ASM 86 のようにセグメントを次のように定義する。

```
DATA    SEGMENT
ALPHA   DB
DATA    ENDS
```

ALPHA というロケーションの内容の AH レジスタへの転送は、次の命令で行う。

```
MOV AX, DATA          (1)
MOV FS, AX             (2)
MOV AH, FS:ALPHA       (3)
```

(1) **MOV AX, DATA** **MOV AX, DATA** という命令に指定されている DATA は、8086 と同様にセグメントの名称であるが、この命令を実行可能な命令に翻訳する時に、DATA はこのセグメントを記述するディスクリプタのセレクトとなる。

(2) **MOV FS, AX** **MOV FS, AX** という命令を実行する際、図 2・9 に示すように二つのデータ転送を行う。

(a) FS のセレクトレジスタに、DATA に対するセレクトの値を転送する。

(b) セレクトが指し示したディスクリプタを、ディスクリプタテーブルより FS のディスクリプタレジスタにロードする。

MOV FS, AX のようなセグメントレジスタを更新する命令を実行する際、CPU がディスクリプタテーブルにアクセスするので時間がかかるが、このような命令はまれにしか実行しない。

ここでは FS レジスタを例としてあげたが、DS、ES と GS のセレクトとディスクリプタレジスタの更新も同様に行われる。また、セグメント間の **JMP** と **CALL** 命令を実行する際、CS のセレクトとディスクリプタレジスタが更新される。CS のディスクリプタレジスタは行き先のセグメントのディスクリプタでロードされ、CS のセレクトレジスタはそのセグメントを記述するディスクリプタのセレクトで更新される。

2. メモリ管理サポート機能

ディスクリプタテーブル




図 2・9 セグメントレジスタの更新

(3) **MOV AH, FS: ALPHA** **MOV AH, FS: ALPHA** という命令に指定されている **FS: ALPHA** は仮想番地である。だが、前述したように、CPU がこの仮想番地を実番地に変換する時、ディスクリプタテーブルにアクセスせず、FS のディスクリプタレジスタにロードされたセグメントの先頭番地を使用する。

ディスクリプタレジスタはセグメントレジスタを更新する際、CPU のファームウェアにより自動的にロードされるが、プログラムの命令でディスクリプタレジスタの内容を読み取ることは不可能である。

2・5 ディスクリプタ

ディスクリプタはセグメントを記述し、そのフォーマットは図2・10に示すように8バイトからなる。ディスクリプタ中に、20ビットのセグメントの**大きさ**、32ビットのセグメントの**先頭番地**、8ビットの**アクセスバイト**、**Gビット**、**Dビット**と予約の2ビットが登録されている。セグメントの大きさは、セグメントのバイト数マイナス1に等しい。Gビットが0の場合、セグメントの大きさの単位はバイト、そしてGビットが1の場合、セグメントの大きさの単位は4Kバイトである。したがって、Gビットが0の場合、セグメントの大きさは最大1Mバイトで、Gビットが1の場合、その大きさは最大4Gバイトである。以下に具体例を示す。




図 2・10 ディスクリプタのフォーマット

Gビット	セグメントの大きさ	セグメントのバイト数
0	1FFFFH	1FFFFH+1=20000H
1	1FFFFH	1FFFF000H~1FFFFFFFH

セグメントの先頭番地は、セグメントの最低の実番地である。ディスクリプタ中のアクセスバイトを図2・11に示す。コードセグメントとデータ、またはスタックセグメントにおけるアクセスバイトのビットの意味は、内容的にそれぞれ異なる。

Rビットが1の場合、コードセグメントの内容をデータとして読み取ることが可能であることを意味する。

Rビットが0の場合、コードセグメントの命令を実行することは可能であるが、データとして読み取ることが不可能であることを意味する。

2. メモリ管理サポート機能




図 2・11 アクセスバイト

W ビットが1の場合、データセグメントにデータを書き込むことが可能であることを示す。

W ビットが0の場合、データセグメントを読み取ることが可能であるが、書き込むことは不可能であることを示す。

D ビットは、コードまたはスタックセグメントのアクセスと関係がある。CPU がコードまたはスタックセグメントにアクセスする際、アクセスするロケーションのオフセットが命令に明確に指定されていない場合に限って、D ビットの値によりロケーションのオフセットの範囲は決まる。どのように決まるかというと、D ビットが0の場合、オフセットは16ビットで、D ビットが1の場合、オフセットは32ビットとなる。具体例を下表に示す。

	アクセスする仮想番地	
	D=0	D=1
命令取り出し	CS: IP	CS: EIP
POP, PUSH 等によるスタックアクセス	SS: SP	SS: ESP

命令取り出しの場合、コードセグメントを記述するディスクリプタのDビットを見る。スタックのアクセスの場合、スタックセグメントを記述するディスクリプタのDビットを見る。命令により、そのオペランドの大きさがコードセグメントのDビットで決まる場合がある。以下具体例を示す。

命 令	スタックにプッシュされるデータ	
	D=0	D=1
PUSH DS	16ビット	32ビット

Dビットについては16章を参照のこと。また、アクセスバイトのビットは、次の章で説明する。

RとWビット……3章

DPLビット ……4・1 節

Cビット ……4・5 節

PとAビット ……9・1 節

2.6 スタックセグメント ディスクリプタ

CPU はスタックセグメントとのデータを転送する時に、SS:ESP という論理番地にアクセスする。普通 ESP レジスタの初期値が 0 で、最初の 32 ビットのデータをスタックにプッシュすると、図 2.12 に示されるように ESP レジスタの内容は 0FFFFFFFCH となる。スタックセグメントは最高番地から始まり、低い番地へと向って使用されるので、この最初の 32 ビットのデータがスタックセグメントの最高番地に格納される。CPU のセグメントユニットは、スタックの実番地を他のセグメントと同様に次のように計算する。

スタックの実番地 = スタックのディスクリプタに格納されている実番地
+ ESP レジスタの内容

図 2.12 に示すように、かりにスタックのディスクリプタの内容が次の値になっている場合

スタックの実番地 = 4384H

最初にプッシュされる 32 ビットのデータは、次の実番地に格納される。

格納番地 = 4384H + ESP レジスタの内容
= 4384H + 0FFFFFFFCH
= 4383H (スタックの最高の実番地)

スタックディスクリプタの中に格納されている実番地は、スタックの最低番地



図 2.12 スタックセグメントとそのディスクリプタ

ではない。ディスクリプタに格納されている実番地は、アクセスするスタックの実番地を計算する際使用される値に過ぎない。前述したようにアクセスする実番地は、ディスクリプタに格納されている実番地に、オフセットである ESP レジスタの内容を加算することにより得られる。

図 2・12 に示すようにディスクリプタの中には、スタックの大きさとして **OFFF FEH** という値が格納されている。G ビットが 1 であり、2・5 節で説明したように、スタックの単位が **OFFF H** バイトになる。したがって、スタックの大きさとして、実際に **OFFF FEFFFFH** という値を使用する。ディスクリプタ中に格納されているスタックの大きさの値は、実際の長さを示しているものではない。スタックにアクセスする時に、ESP レジスタの内容をオフセットとして使用するが、スタックの場合低い番地へ向かって使用されるので、ESP レジスタの内容を減らし、スタックにアクセスする。スタックの領域以下にアクセスするかいなかを、ESP レジスタの内容と **OFFF FEFFFFH** とを比較して調べる (3・3 節参照)。つまり、ESP レジスタの内容 \leq **OFFF FEFFFFH** の場合、スタック領域以下の番地にアクセスする事を意味する。したがって、スタックにおけるセグメントの最低の実番地は、次のように計算される。

$$\begin{array}{rcl}
 \text{ディスクリプタの中の実番地} & = & 4384\text{H} \\
 +) \text{ ディスクリプタの中の大きさ} & = & \text{OFFF FEFFFFH} \\
 \hline
 \text{スタック領域以下の実番地} & = & 3383\text{H} \\
 +) & & 1 \\
 \hline
 \text{スタックの最低の実番地} & = & 3384\text{H}
 \end{array}$$

ディスクリプタの中に格納されているスタックの大きさの値は、スタックの長さを示すものでなく、スタック領域以外の番地にアクセスするかいなかを調べるために、ESP レジスタの内容と比較する値である。

上記の例で使用されるスタックのデータをまとめると、次のようになる。

ディスクリプタに格納されている値	スタックの実番地
実番地 = 4384H	最高 = 4383H
大きさ = OFFF FEH (単位 = OFFF H)	最低 = 3384H バイト数 = 4K

2.7 別名 (ALIAS)

二つ以上のディスクリプタが同一セグメントを記述する場合、他のディスクリプタを**別名**という。図 2.13 に別名例を示す。この図に示すように、同一コードセグメントに、本ディスクリプタと別名がある。本ディスクリプタはそのセグメントをコードセグメントとして記述するが、別名は同一セグメントを書き込み可能なデータセグメントとして記述する。




図 2.13 別名

前述した別名例は、次のように応用される。コードセグメントにブレイクポイントである INT 3 命令 (命令コード 0CCH) を挿入する場合、本ディスクリプタを使用すると、コードセグメントにデータを書き込めないのが例外となる。しかし、別名を使用するとコードセグメントがデータセグメントとして見られるので、ブレイクポイントを挿入することが可能である。

```
MOV AX, 24 ..... (本ディスクリプタのセクタ)
MOV FS, AX ..... (例外である)
MOV AX, 32 } ..... (別名のセクタを使用すると
MOV FS, AX } ..... 正常に実行される)
MOV FS: LABEL1, 0CCH ... (ブレイクポイントの挿入が可能)
```

上記したように、別名とはセグメントを書き込み可能なデータセグメントとして記述する別のディスクリプタである。

3. メモリ保護機能

メモリ保護機能は、コードセグメントへの書き込み、セグメントに規定されている領域以外でのロケーションのアクセス等のプログラムが不法な動作をすることを禁止する。このようなことを禁止することができれば、プログラムが暴走する前に、例外が発生して暴走する確率が少なくなり、ソフトウェアの信頼性が高まる。ソフトウェアの開発が完了し、システムをお得意先へ出荷した後のプログラム暴走問題の大部分は解決されるであろう。

3・1 メモリアクセス

2・4 節で記述したように、メモリにアクセスするには2段階の命令を実行する。第1段階では、セグメントレジスタにセグメントを記述するディスクリプタのセクタを転送する。たとえば、次のような命令を実行する。

MOV FS,AX (1)

第2段階では、アクセスするメモリのロケーションの論理番地を指定する命令を実行する。一例として次の命令をあげる。

MOV FS:ALPHA,AH (2)

(1)の命令はアクセスするセグメントを指定し、(2)の命令はロケーションの論理番地を指定する。この両方の命令を実行する時に、80386中に内蔵されているメモリ保護機能が働く。以下、その保護機能について解説する。

セグメントレジスタの更新とセグメントのアクセス

第1段階の命令は当然セグメントレジスタを更新するが、次のような事象も、また、セグメントレジスタを更新する。

- ① セグメント間CALL命令の実行
- ② セグメント間JMP命令の実行
- ③ 割り込みの発生
- ④ タスク切り換え

また、第2段階の命令はデータセグメントにアクセスするが、CPUが命令を取り出す際、コードセグメントに、POP、PUSHのような命令を実行する時、スタックセグメントにアクセスする。

3・2 セグメントレジスタを更新する時の保護

プログラムの進行と共に、セグメントレジスタが更新される。3・1節で解説したセグメントを指定する命令は、セグメントレジスタ更新の一例である。その他の例は、セグメント間CALLとJMP命令等がある。

ここで3・1節の命令をもう一度例としてあげる。

MOV FS,AX

2・4節で解説したように、上記の命令を実行する際、二つのデータ転送が行われる。

(1) セクタであるAXレジスタの内容をFSセクタレジスタに転送する。

(2) セクタが指し示したディスクリプタをディスクリプタテーブルよりFSディスクリプタレジスタにロードする。しかし、CPUのファームウェアは、この二つのデータ転送を行う前にセクタ、そして、そのセクタが指し示したディスクリプタが正しいかを確認する。ディスクリプタをディスクリプタテーブルよりロードするには、ディスクリプタの実番地を知らなければならない。図3・1に示すように、ディスクリプタの実番地は、ディスクリプタテーブルレジ




図 3・1 インデックスの確認

3. メモリ保護機能

スタに格納されているディスクリプタテーブルの先頭番地に、インデックス*8を加算することにより得られる。だが、ディスクリプタの実番地が、ディスクリプタテーブル以内になければならない。つまり、ディスクリプタのオフセットであるインデックス*8が、ディスクリプタテーブルの大きさよりも小さい値にならなければならない。図3・1に示すように、ディスクリプタテーブルの大きさも、ディスクリプタテーブルレジスタに格納されている。

DS, ES, FS と GS のセクタレジスタに0のセクタを転送しても良いが、CS と SS セクタレジスタに0のセクタを転送することは不可能である。以上、まとめてみると、セクタが次の条件を満たさなければならない。

- (1) CS, SS レジスタの場合、セクタの値が0以外であること。
- (2) インデックス*8+7≤ディスクリプタテーブルの大きさ

上記の条件を満たす場合、ロードされるディスクリプタ中のアクセスバイトを確認する。アクセスバイトの内容は正しい値でなければならない。0が不正な値の一例である。また、表3・1に示すように、ロード可能とロード不可能なアクセスバイトがある。この表のYはロード可能なアクセスバイト、Nはロード不可能なアクセスバイトを示す。次に例を示す。

- (1) ビット S=1, E=0, W=0 (データセグメントを記述するディスクリプタのアクセスバイト)

MOV FS,AX

上記の命令が正常に実行される。

- (2) ビット S=1, E=1, R=0 (読み取り禁止のコードセグメントのアクセ

表 3・1 セグメントタイプの条件

セクタ レジスタ	S=1 (プログラムセグメント)				S=0 (その他)
	E=0 (データ/スタックセグメント)		E=1 (コードセグメント)		
	W=0 書き込み禁止	W=1 書き込み可能	R=0 読み取り禁止	R=1 読み取り可能	
CS	N	N	Y	Y	Y
DS	Y	Y	N	Y	N
ES	Y	Y	N	Y	N
FS	Y	Y	N	Y	N
GS	Y	Y	N	Y	N
SS	N	Y	N	N	N

スバイト)

MOV GS,AX

上記の命令が実行不可能である。

まとめると、アクセスバイトは次の条件を満たさなければならない。

- (1) アクセスバイトのビットパターンが正しい。
- (2) アクセスバイトが表 3・1 の条件を満たす。

ソフトウェアの信頼性

保護モードにおいて、80386 はプログラム暴走の原因となるような、次のことが実行不可能である。


- ① 書き込み禁止のデータセグメントにデータを書き込む。
- ② 読み取り禁止のコードセグメントより命令を常数として読み取る。
- ③ コードセグメントの内容を変更する。
- ④ データセグメントの内容を命令として実行する。
- ⑤ セグメント以外の領域にアクセスする。
- ⑥ コードセグメントをスタックとして取り扱う。
- ⑦ 書き込み禁止のデータセグメントをスタックとして取り扱う。

3.3 仮想番地を変換する時の保護

実メモリにアクセスする時、そのロケーションの仮想番地を実番地に変換するが、80386 はディスクリプタテーブルにアクセスせずにディスクリプタレジスタを参照する。3.1 節で解説した仮想番地を指定する命令が、実メモリアクセスの一例である。その他の例は、命令の取り出し、POP/PUSH 命令によるスタックのアクセス等がある。ここで、3.1 節の命令をもう一度例としてあげる。

MOV FS:ALPHA, AH


ALPHA はロケーションのオフセットであるが、セグメントの大きさより小さい値を持たなければならない。80386 は図 3.2 に示すように、FS のディスクリプ



FS のディスクリプタレジスタ

条件: $ALPHA \leq \text{大きさ}$

図 3.2 番地のオフセットの確認



条件: オフセット/EIP \leq リミット

条件: ESP $>$ リミット

図 3.3 セグメントの使用可能な領域

タレジスタにロードされたセグメントの大きさと比較し、ALPHAを確認する。

図3・3に示すように、データとコードセグメントの場合、オフセットが大きさ（リミット）より小さい値を持たなければならない。しかし、スタックセグメントの場合、最高の番地から始まり領域にアクセスするので、オフセットであるESPレジスタの内容がリミットよりも大きな値を持たなければならない（2・6節を参照のこと）。

また、セグメントの属性により、セグメントのアクセスが不可能になる場合がある。つまり、アクセスバイトのR、またはWビットの値によりアクセスが禁止される場合がある。2・5節で解説したように、これらのビットの値は次の意味を持つ。

$$R = \begin{cases} 0: \text{読み取り不可能なコードセグメント} \\ 1: \text{読み取り可能なコードセグメント} \end{cases}$$

$$W = \begin{cases} 0: \text{書き込み不可能なデータセグメント} \\ 1: \text{書き込み可能なデータセグメント} \end{cases}$$

以下、例をあげる。

- (1) R=1 (読み取り可能なコードセグメント)
 MOV FS,AX (3・2節により実行される)
 MOV FS:LABEL1,BX (コードセグメントなので書き込みできず実行されない)
- (2) W=0 (書き込み不可能なデータセグメント)
 MOV FS,AX (3・2節により実行される)
 MOV FS:ALPHA,BX (実行されない)

最後に、0セレクトを持つ仮想番地は、実番地に変換されずメモリのアクセスも実現不可能になる。例を示す。

```
MOV AX,0
MOV FS,AX (3・2節により実行される)
MOV BX,FS:ALPHA (実行されない)
```

仮想番地を実番地に変換する時の条件をまとめる。

- (1) オフセットが使用可能な領域内にある。
- (2) セグメントタイプが正しい。
- (3) セレクトが0以外である。

3.4 保護機能による例外

3.2 節と 3.3 節で述べたように、メモリ保護機能はセグメント単位で実施され、**図 3.4** にまとめられる。3.2 節で解説した条件を満たさない場合、障害が発生する。障害が起きると、命令を実行せずに例外処理に入る。割り込み処理が終了したら同一命令に戻る。

障害が発生した場合、EFLAGS フラグレジスタと戻る番地の他に、**エラーコード**




図 3.4 メモリ保護機能




図 3.5 例外処理のスタック

ードもスタックにプッシュされる。スタックの状態を図 3・5 に示す。エラーコードのビット 2 は TI ビットである。インデックスが **IDT** の添字の場合、ビット 1 がセットされる。IDT は保護モードの割り込みベクタテーブルである（5 章で説明する）。割り込み原因が外部原因の場合、ビット 0 がセットされる。だが、保護機能で発生する例外の場合、ビット 0 がリセットされる。また、仮想番地を実番地に変換する際発生する障害の場合、エラーコードが 0 になる。つまり、3・3 節で解説した条件を満たさない場合、エラーコード 0 をスタックにプッシュする（例外も 5 章で説明する）。

4. 特権準位保護機能

一般的にコンピュータソフトウェアは、オペレーティングシステム (OS) とアプリケーションプログラムからなる。アプリケーションプログラムが OS のデータを変更することができると、システム全体の動作に影響するので、これを避けなければならない。特権準位保護の機能の一つは、タスクの待ち行列等のような OS のデータを、アプリケーションプログラムから保護する。特権準位保護機能を利用することにより、より信頼性の高いソフトウェアシステムを構築することが可能である。

4・1 OSとアプリケーションプログラム

図4・1に、OSとアプリケーションプログラムからなるソフトウェアの例を示す。OS中にあるREAD\$FILEというプロシージャは、ディスクに存在するファイルの内容を、アプリケーションプログラム中のデータセグメントにあるバッファに転送する。アプリケーションプログラムが、このプロシージャを次のように呼び出す。

```
CALL READ$FILE(FILE_NAME,BUFFER,COUNT)
```

ただし、FILE_NAME：ディスクに存在するファイルの名称、BUFFER：アプリケーションプログラムのバッファのポインタ（論理番地）、COUNT：転送するバイト数。

OS中には、ほかにこのようなプロシージャがたくさんある。たとえば、WRITE\$FILEというプロシージャは、アプリケーションプログラム中のバッファから、ディスク上にあるファイルへデータを転送する。アプリケーションプログラムは、このプロシージャを次のように呼び出す。

```
CALL WRITE$FILE(FILE_NAME,BUFFER,COUNT)
```

前述したソフトウェアシステムは、最も典型的な例であり、次のような規定がある。

(1) アプリケーションプログラムはOSのプロシージャを呼び出すが、OSはアプリケーションプログラムのプロシージャを呼び出すという例はない。

(2) OSは、アプリケーションプログラムのデータをアクセスすることが可能である。しかし、アプリケーションプログラムによるOSのデータのアクセスを不可能にしなければならない。アプリケーションプログラムがOSのデータを変更することができると、システム全体に影響があり、システムの信頼性が問われる。

(3) アプリケーションプログラムがOSのプロシージャと同一スタックを使用する場合、図4・2に示す問題が出てくる可能性がある。つまり、残り少ないスタックでプロシージャを呼び出す場合、プロシージャが実行する時スタックがふれるおそれがある。OSのプロシージャが正しく書かれても、結局プログラム

4・1 OS とアプリケーションプログラム




図 4・1 OS とアプリケーションプログラム




図 4・2 同スタックのあふれ問題

4. 特権準位保護機能




図 4・3 アプリケーションスタックと OS スタック

としては働かない。そこで、図 4・3 に示すように、アプリケーションプログラムが OS のスタックと別のスタックを使用することにより、問題が解決されシステムの信頼性が高まる（スタック切り換えは 4・4・2 節で説明）。

上記のようなソフトウェアシステムにおいてアプリケーションプログラムの集合をアプリケーショングループと呼ぶ。これに対し、OS 側のプログラムの集合を OS グループと呼ぶ。一般的に言えば、OS はコンピュータメーカーが作成し、アプリケーションプログラムはユーザ側が書く。

さらに、ユーザがディスクのファイルより他のディスクのファイルへ複写するプロシージャを必要とする。しかし、このようなプロシージャが OS 中になくする。そこで、ユーザが複写プロシージャを自分で書いてソフトウェアシステムに追加する。この新しいプロシージャは、OS プロシージャのようにアプリケーションプログラムに呼び出されるが、アプリケーションプログラムのように、**READ\$FILE** または **WRITE\$FILE** のような OS プロシージャを呼び出す。このような追加のルーチンには、新しいグループを結成した方がよい。つまり、アプリケーショングループと OS グループの他に、追加のルーチンのグループが必要である。

前述したソフトウェアの中のグループを、80386 アーキテクチャの用語では**特権準位**という。三つの特権準位があれば良いが、デジタルシステムの世界では 3 も 4 も同じフィールドの幅を占めるので、80386 では四つの特権準位を用意する。OS グループは、信頼性が高いルーチンとシステムデータが属するので、高い特権準位と呼ばれ、アプリケーショングループは、OS ほど信頼性が高くない

4・1 OS とアプリケーションプログラム

プログラムとどのルーチンもアクセスできるデータが属するので、低い特権単位と呼ばれる。高い特権単位と低い特権単位にそれぞれ単位0と単位3を割り付ける。また、その間にある特権単位に単位1と2を割り付ける。追加ルーチンはこの単位に属する。

図4・4に、三つの特権単位にあるソフトウェアシステムを示す。特権単位3にあるのは、ユーザが書いたアプリケーションプログラムのグループである。メーカーが作成したOSグループは特権単位0に置かれ、ユーザが追加したOSルーチンのグループをかりに特権単位1とする。図4・4に示すように、各グループは複




図 4・4 特権単位による保護機能

4. 特権準位保護機能

数コード、データとスタックセグメントからなる。準位番号は、2・5節で解説したディスクリプタのアクセスバイトにおける **DPL** の2ビットに格納されている。以上のように、特権準位はセグメント単位で割り当てられる。

前述したソフトウェアシステムの規定は、80386 にあらかじめ内蔵され、特権準位による保護機能で実施される。図4・4 に示すように、次のような規定がCPU中に内蔵されている。

① 特権準位の高いコードセグメントから、特権準位のより低いコードセグメントへ制御移行することは不可能である。

② 特権準位の低いコードセグメントが、特権準位のより高いデータセグメントにアクセスすることは不可能である。

③ 特権準位の低いコードセグメントから、特権準位のより高いコードセグメントへ制御移行することは可能である。しかしその際、スタックセグメントも切り換わる。言い換えると、スタックセグメントの特権準位は、その時に実行しているコードセグメントの特権準位と常に同じであり、コードセグメントの特権準位が変われば、スタックセグメントの特権準位も変わる。

前述した保護機能を、CPU の中でいかに実施するかについて、次節以降で解説する。なお、特権保護機能の条件を満たさない場合、3・4節で記述したように例外になる。

4・2 DS, ES, FS と GS の更新時の保護機能

プログラムの進行とともに、DS, ES, FS と GS レジスタが更新されるが、次のような命令はその更新の一例である。

MOV FS, AX

この場合、3・2 節で記述した条件の他に、次の条件を満たさなければならない。

$DPL \geq \text{MAX}(CPL, RPL)$

図 4・5 に示すように、**CPL** は CS セクタレジスタのビット 0 と 1 であるが、実行しているコードセグメントの特権単位 (**DPL 1**) に等しい。DPL は、更新値であるセクタが指し示したディスクリプタ中に格納されている特権単位で、コードがアクセスしようとするデータセグメントの特権単位を示す。**RPL** は、セクタのビット 0 と 1 の値である。一般に RPL は CPL の値に等しいので、上記の条件は次のように簡略化される。

$DPL \geq CPL$

コードセグメントが、アクセスしようとするデータセグメントより高いか、ま




図 4・5 データセグメントの特権単位保護

4. 特権準位保護機能

たは同じ特権準位になければならない。

RPL の値が CPL と異なる場合がある。以下に例をあげる。

アプリケーションプログラムが OS のプロシージャを呼び出し、ディスク上のファイルの内容を OS バッファに転送する。OS のプロシージャを次のように呼び出す。

```
CALL READ$FILE(FILE_NAME,BUFFER,COUNT)
```

ただし、FILE_NAME: ディスク上のファイル名称、BUFFER: OS 内のバッファの仮想番地、COUNT: バイト数。

BUFFER はバッファのポインタであるが、実際はこのバッファの仮想番地（セクタ: オフセット）で表される。図 4・6 に示すように、アプリケーションプログラムが特権準位 3 にあり、READ\$FILE という OS のプロシージャと BUFFER のデータセグメントが特権準位 0 にあるとする。




図 4・6 RPL ≠ CPL の例

バッファの仮想番地が、パラメータとしてアプリケーションプログラムから OS のプロシージャに引き渡されるが、セクタ部の RPL は、一般にアプリケーションプログラムの準位と等しく、3 である。OS のプロシージャがバッファにアクセスする時に、次の命令を実行する。

```
MOV FS,AX
```

ただし、AX の内容は、アプリケーションプログラムより引き渡されたバッファの仮想番地のセクタである。上記の命令を実行する際、次の条件を満たすか

いなかを調べてみると

$DPL \geq MAX(CPL, RPL)$

DPL がバッファの特権準位なので 0 である。RPL は、前述したように 3 である。CPL は OS のプロシージャの特権準位なので 0 である。したがって、条件を満たさないで、上記の命令を実行することは不可能である。特権準位 3 にあるアプリケーションプログラムが、`READ$FILE` というプロシージャを呼び出し、特権準位 0 にあるバッファを変更しようとするが、80386 の保護機能によってバッファのアクセスは防げる。このように、特権準位による保護機能は効果的に働く。しかし、アプリケーションプログラムは、バッファの仮想番地をパラメータとして引き渡す前に、そのセクタ部の RPL を 0 に変更することが可能であるので上記の条件を満たすようになり、アプリケーションプログラムの OS におけるバッファのアクセスが防げなくなる。そこで、OS がセクタを使用する前に、その RPL を呼び出したプログラムの特権準位に戻す必要がある。セクタの RPL を変更するために、ARPL という新しい命令がある（8・1 節を参照のこと）。

4・3 SSの更新時の保護機能

プログラムの進行とともに、SS レジスタは更新される。次のような命令は、その更新の一例である。

`MOV SS, AX`

3・2 節で記述した条件の他に、次の条件を満たさなければならない。

`CPL=RPL=DPL`

ただし、CPL が実行するコードの特権準位である。RPL が更新値であるセクタのビット 0 と 1 である。DPL が、セクタが指し示したディスクリプタ中に格納されている特権準位である。

図 4・7 に示すように、DPL は更新値に対応する新しいスタックの特権準位である。この条件からわかるように、スタックが常に実行しているコードと同じ特権準位になければならない。




図 4・7 SSレジスタの更新時の保護機能

4・4 CS の更新時の保護機能

CS レジスタはプログラムの進行とともに更新されるが、CS レジスタを更新する事象は次のようにあげられる。

- ① セグメント間の **JMP** と **CALL** 命令の実行
- ② 割り込み/例外の発生
- ③ タスク切り換え

この節では、①の特権準位による保護機能のみについて解説する。②、③についてはそれぞれ5章と7章で説明する。

図4・8に示すように、**JMP** 命令で特権準位が異なるコードセグメントへ制御移行することは不可能である。特権準位間の**制御移行**に関する規定は、次のように示す。

(1) **CALL** 命令で、特権準位のより高いコードセグメントへ制御移行することは可能である。この場合**コールゲート**が必要である(4・4・1節参照)。

(2) **RET** 命令で特権準位のより低いコードセグメントへ制御を戻すことは可能である。




図 4・8 特権準位間の制御移行

4.4.1 コールゲート

80386 のセグメント間の制御移行を分類すると、図 4.9 になる。この図からわかるように、より特権準位の高いコードセグメントに制御を移行するには、コールゲートへの CALL 命令を実行する方法しかない。また、この方法を使用する場合、同一の特権準位のコードセグメントへ制御を移行しても良い。




図 4.9 セグメント間制御移行

図 4.9 を改めて示すと、次のようになる。

CALL/JMP { コールゲートによる間接制御移行
直接制御移行

CALL、または JMP 命令は、アセンブリ言語プログラムでは次のように書く。

CALL PROC1

JMP LABEL1

一般に、上記の PROC1 と LABEL1 がそれぞれプロシージャ名とラベル名であるが、CALL/JMP を実行可能な命令に翻訳したら、そのオペランドが仮想番地になる。

CALL/JMP (セクタ：オフセット)

図 4.10 に示すように、オペランドのセクタが、行先コードセグメントを記述するディスクリプタのセクタの場合、CALL/JMP 命令が直接制御移行になる。前述したように、このような制御移行では、コードセグメントの特権準位を変化してはならない。

ところが、図 4.11 に示すように、セクタがコールゲートのセクタの場合、




図 4-10 直接制御移行




図 4-11 間接制御移行

間接制御移行が行われる。コールゲートは、ディスクリプタのようにディスクリプタテーブルに登録されるが、コールゲートの内容は、行先コードセグメントのディスクリプタのセクタと行先番地のオフセットである。したがって、命令のオペランドに指定されているオフセットは、この場合使用されない。このようなコールゲートへの **JMP**、または **CALL** 命令は、最終的に直接制御と同様に先行のコードセグメントへ制御を移行するが、コールゲートを通るので間接制御移行と呼ばれる。また、**JMP** 命令を使用する場合、間接制御移行の場合でも、コードセグメントの特権準位を変化してはならない。**CALL** 命令の場合は、より特権準位の高いコードセグメントへ制御を移行しても良いが、同一特権準位のコードセグメントへ制御移行することも可能である。

4. 特権準位保護機能

コールゲートの内容とそのフォーマットを図4・12に示す。内容については、ディスクリプタと同様8バイトであり、セレクトが16ビット、オフセットが32ビットである。アクセスバイトの中にDPLの2ビットがあり、コールゲートの特権準位を示す。Pビットはコールゲートが不正かを示すビットである。Pビットが0の場合、不正なコールゲートを意味し、このようなコールゲートを呼び出すことは不可能である。ディスクリプタと似たようなフォーマットを持ち、同じディスクリプタテーブルに登録されているが、ディスクリプタと異なり、コールゲートはプログラムセグメントを記述しない。コールゲートは、JMPまたはCALL命令を実行し、間接制御移行を行うための手段である。直接制御移行が可能ならば“なぜ”コールゲートによる間接制御移行が必要か、ということについて4・4・2節で解説する。



図 4・12 コールゲートのフォーマット

4・4・2 間接制御移行における保護

間接制御移行を行う際、特権単位による保護機能が働く。まずコールゲートは、データセグメントと同様に保護される。つまり、次の条件を満たした場合にかぎり、間接制御を移行する JMP または CALL 命令を実行することが可能である。

$$DPL0 \geq \text{MAX}(CPL, RPL)$$

図 4・13 に示すように、DPL0 はコールゲートの特権単位であり、CPL は実行しているコードセグメントの特権単位である。RPL が、JMP または CALL 命令に指定されているコールゲートのセクタのビット 0 と 1 である。上記条件はコードセグメントがコールゲートと同じか、または、コールゲートより高い特権単位になければならないことを意味する。




図 4・13 間接制御移行における保護

サブルーチンも保護される。その場合、次の条件を満たさなければならない。

JMP 命令の場合：CPL=DPL1

CALL 命令の場合：CPL≥DPL1

ただし、DPL1 がサブルーチンの存在するコードセグメントの特権単位であ

4. 特権準位保護機能

る。

以上により、JMP 命令の場合、コードセグメントの特権準位を変化してはならない。また、CALL 命令の場合、より特権準位の高いコードセグメントへ制御を移行することは可能であるが、この時、スタックセグメントも切り換わる。図 4・13 に示すように、制御の特権準位 2 のコードセグメントより特権準位 0 のコードセグメントに移行する場合、特権準位 2 のスタックを離れ、特権準位 0 のスタックにアクセスするようになる。スタックを切り換えるには、CPU は自動的に SS のセグメントレジスタを更新する。具体的に述べると、他のセグメントレジスタの更新と同様に、セレクトレジスタに更新値のセレクトを転送し、ディスクリプタレジスタにディスクリプタテーブルよりディスクリプタをロードする。

セレクトレジスタの更新値は、TSS という特別なセグメントに格納されている (TSS は 6・4 節で解説)。図 4・14 に示すように、TSS に格納されている更新値を SS のセレクトレジスタと ESP レジスタに転送し、セレクトが指し示したディスクリプタをディスクリプタレジスタにロードする。この時、4・3 節で解説した SS レジスタの更新時の条件を満たさなければならない。つまり、新しいスタックは、行先のコードセグメントと同じ特権準位になければならない。




図 4・14 特権準位間の制御移行の時の SS セグメントレジスタと ESP レジスタの更新

かりに、特権準位 2 にあるメインルーチンが、特権準位 0 にあるサブルーチン呼び出すとする。この時、80386 が自動的に、特権準位 2 のスタックから特権準位 0 にある新規スタックへ切り換わる。一般に、メインルーチンは、サブルーチンへ引き渡すパラメータをスタックへプッシュし、サブルーチン呼び出す CALL 命令を実行する。プログラムが次のようになる。

PUSH P1 (32 ビットのパラメータ)
 PUSH P2 (32 ビットのパラメータ)
 CALL PROC1 (サブルーチン呼び出す)

特権準位 2 と 0 のスタックを図 4・15 に示す。スタック切り換えがない場合、戻る番地 (CS:EIP) が特権準位 2 のスタックにプッシュされるが、スタックを切り換えるので特権準位 0 のスタックにプッシュされる。特権準位 2 のスタックのポインタ (SS:ESP) も、新規のスタックにプッシュされる。さらに、パラメータ (P1, P2) を特権準位 2 のスタックから新規スタックに複写する。パラメータを複写する際、CPU がコールゲートに格納されているパラメータの数を参考にする (コールゲートについては図 4・12 を参照)。パラメータの数が 2 の場合、スタックの単位が 32 ビット (スタックの D ビット=1) であるので、 2×32 ビットのパラメータの長さを複写する。前述のように、SS セグメントレジスタの更新値 (SS' と ESP') を TSS より持ってくる。また、新規のスタックの大きさが小さ過ぎる場合も、制御移行は完成されない。制御移行完成には、下記の条件を満たさなければならない。

$L \leq$ 新規スタックの大きさ

ただし、 $L = \text{ESP}' - \text{ESP}^*$ (図 4・15 を参照)。

新規スタックの D ビット=0 の場合、図 4・15 に示すように ESP の代わりに




図 4・15 特権準位 2 より 0 への制御移行の時のスタックの切り換え

4. 特権準位保護機能

SP, EIP の代わりに IP がプッシュされる。また、スタックの単位が 16 ビットであるので、 2×16 ビットのパラメータの長さを複写する。

CS のセグメントレジスタを更新する時の特権準位による保護をまとめると、図 4・16 のように表せる。




図 4・16 CS の更新時の保護

前述のように、コールゲートは、一般に特権準位のより高いコードセグメントに存在するプロシーjaを呼び出すために使用される。そのコールゲートの役割は、二つあげられる。

(1) 保護機能の実施 コールゲートにより、プロシーjaを隠すことは可能である。つまり、コールゲートの特権準位を高くすればするほど、プロシーjaを呼び出しにくくなる。

(2) パラメータの数の格納 スタックを切り換える時に、パラメータを前のスタックより新規のスタックへ複写するが、CPU がコールゲートに格納されているパラメータの数だけ転送する。

4・4・3 RET 命 令

RET 命令は、サブルーチンの最後に実行される。サブルーチンのスタックにプッシュされたメインルーチンのスタックのポインタ (SS:ESP) とメインルーチンへの戻る番地 (CS:EIP) はポップされ、SS と CS のセグメントレジスタが更新されるので、CPU は 3 章で説明した保護機能を実施する。特権準位については、CALL 命令の反対方向に高い準位から低い準位へ向わなければならない。

このような特権準位間の RET 命令を実行する際、CPU のファームウェアは DS, ES, FS と GS のデータセグメントレジスタに 0 の値を転送する場合がある。特権準位 3 のメインルーチンが特権準位 0 のサブルーチンを呼び出す例を図 4・17 に示す。サブルーチンが同一準位のデータセグメントにアクセスするため、次の命令を実行する。




図 4・17 特権準位間の RET 命令

MOV FS, AX

ただし、AX レジスタの内容が特権準位 0 のデータセグメントを記述するディスクリプタのセクタである。

サブルーチンも特権準位 0 のコードセグメントに存在するので、上記の命令を実行することは可能である。FS レジスタにこのセクタが格納されたまま RET

4. 特権準位保護機能

命令を実行する。もしも、このまま実行することが可能ならば、メインルーチンも次のような命令で特権準位0のデータセグメントにアクセスすることが可能である。

MOV AH,FS:ALPHA

なぜならば、上記の命令を実行する場合、3・3節で説明した保護機能は、コードとデータセグメントとの特権準位関係を確認しないからである。この場合、特権準位による保護機能はこのようなアクセスを防げなくなる。こうした問題を解決するには**RET** 命令を実行する際、データセグメントのレジスタを調べる。その内容が、メインルーチンよりも高い特権準位に存在するデータセグメントを記述するディスクリプタのセレクトラならば、CPU ファームウェアが自動的にそのデータセグメントのセレクトラレジスタに0を転送する。メインルーチンで0の値が転送されたセレクトラレジスタを使用し、仮想番地を指定することは不可能である（3・3節を参照のこと）。

4・5 特権準位保護例外 コードセグメント

図2・11に示すように、コードセグメントのディスクリプタのアクセスバイトにCビットがあり、このビットの値が1の場合、対応するコードセグメントを**特権準位保護例外コードセグメント**という。図4・18に、DPLが1である特権準位保護例外コードセグメントの例を示す。このようなコードセグメントに存在するプロシージャを、どの特権準位のメインルーチンからもコールゲートなしで呼び出して良い。また、呼び出された時、CSのセクタのCPLは変化しない。言い換えると、呼び出したメインルーチンの特権準位がプロシージャの単位になる。ここで、DPL=1という値の意味について述べると、特権準位例外の場合でも、このようなプロシージャを特権準位0から呼び出すことは不可能である。

図4・19にRビットが1である特権準位例外のコードセグメントが示される。このようなコードセグメントのDPLと関係なく、コードセグメントの内容をど

×：不可能

*：コールゲート不要、CPL不変




図 4・18 特権準位保護例外コードセグメント

4. 特権準位保護機能




図 4・19 読み取り可能な特権準位保護例外コードセグメント

の特権準位からもデータとして読み取ることが可能である。

特権準位保護機能に該当しない三角関数プロシージャ等を、このようなコードセグメントに置くと良い。

5. 割り込みと例外

4章において、セグメント間のJMPとCALL命令による制御移行について解説したが、割り込みと例外は、特殊のセグメント間の制御移行である。保護モードでは、割り込みや例外による制御移行は、CALL命令による間接制御移行と同様な機構で実施される。割り込み用のディスクリプタテーブル(IDT)、割り込みゲートとトラップゲートを導入する。

5・1 割り込みと例外の原因

割り込みは命令の実行と非同期的に発生し、INTR と NMI 信号の外部原因によるものである。これに対し、**例外**は命令の実行を原因とするものである。0 で除法する命令や 3 章、4 章で説明した保護機能条件を満たさない命令の実行は、例外の原因になる。例外の原因は、内部的、かつ命令の実行と同期的に起こる。

例外は、その処理のしかたにより、次の 3 通りのタイプに分類される。

- (1) **障害 (フォールト)** 例外の命令を実行する前に処理をする。
- (2) **トラップ** 例外の命令を実行した後処理をする。
- (3) **アボート** 例外の命令の番地が知られていないトラップ。

割り込みと例外の原因をまとめると、次のように示せる。



5・2 IDT

リアルモードにおいては、8086と同様に、割り込み/例外処理ルーチンの先頭番地はベクタテーブルに格納されているが、保護モードではベクタテーブルの代わりに**IDT**を使用する。図5・1に示すように、IDTはGDT、またはLDTのように特殊なテーブルである。IDTに**IDTR**というディスクリプタテーブルレジスタがあり、このレジスタにIDTの先頭番地と大きさが格納されている。IDTに、最大256個の**割り込みゲート**または**トラップゲート**が登録されている。

割り込みとトラップゲートを図5・2に示す。割り込みとトラップゲートのフォーマットは、コールゲートと似ており8バイトからなるが、アクセスバイトが異なり、コールゲートのパラメータのスタック単位数もない。図5・2に示すように、割り込みとトラップゲートはアクセスバイトの一つのビット（ビット0）で区別される。




図 5・1 IDT と IDTR





図 5・2 割り込みとトラップゲート

5.3 制御移行機構

8086 と同様に、各割り込み、または例外原因に割り込みベクタがある。図 5.3 に示すように、割り込みベクタを IDT の添字として使われ、添字が指し示す割り込み、またはトラップゲートを選出する。このゲートに、割り込み、または例外の処理ルーチンの先頭番地のセクタとオフセットが格納されている。制御をこの処理ルーチンに移行するが、割り込みゲートの場合、IF フラグがリセットされ、トラップゲートの場合、IF フラグは変わらない。以上のことからわかるように、割り込みまたは例外による制御移行は、コールゲートと CALL 命令による間接制御移行に類似する。以下、比較を示す。

比較項目	CALL 命令による間接制御移行	割り込み例外による制御移行
テーブル	LDT または GDT	IDT
テーブルの添字	セクタのインデックス	割り込みのベクタ
ゲート	コールゲート	割り込みまたはトラップゲート
参照図	図 4.11	図 5.3

CALL 命令による間接制御移行と同様に、割り込みまたは例外処理ルーチンが、中断されたルーチンよりも高い特権準位に存在する場合がある。この場合、



スタックも切り換えるが、パラメータを複写せずに CPU のフラグレジスタを新規のスタックにプッシュする。新規スタックのイメージを、図 5・4 に示す。図 5・4 と図 4・15 は類似するが、スタックの D ビットが 0 の場合、FLAGS レジスタ、D ビットが 1 の場合、EFLAGS レジスタをプッシュする。処理ルーチンの最後に

D=0 の場合 IRET

D=1 の場合 IRETD

を実行し、中断されたプログラムに戻る。また、図 5・4 からわかるように、例外的時の原因により、エラーコードをプッシュする場合もある。




図 5・4 処理ルーチンのスタックイメージ

5・4 特権準位の保護

CALL 命令による間接制御移行と同様に、処理ルーチンのコードセグメントは保護される。つまり、処理ルーチンのコードセグメントは中断されるプログラムより、高特権準位、または同特権準位になければならない。INT と INTO 命令による例外を除き、割り込みとトラップゲートは保護されない。INT または INTO 命令を実行するコードセグメントは、割り込み、またはトラップゲートと同じか、それ以上の高い特権準位になければならない。これ以外の割り込み、または例外の原因の場合、ゲートの DPL を無視する。

以上の説明からもわかるように、処理ルーチンを特権準位 0 に置くことにより、実行しやすくなる。また、処理ルーチンの最後に、IRET または IRETD 命令を実行しても特権準位が 0 以外の場合、IF フラグは更新されない可能性もあるので注意を要する。IF の更新について、詳しくは 8・7 節を参照のこと。

5・5 割り込みベクタの割り当て

3章と4章で説明した保護条件を満たさない場合、割り込みベクタ13の処理ルーチンが起動されるが、次の場合、他のベクタを割り当てる。

- ベクタ10 不正な TSS にアクセスする。
- ベクタ11 Pビット=0のディスクリプタにアクセスする。
- ベクタ12
 - ・スタック範囲以外の領域にアクセスする。
 - ・Pビット=0のスタックにアクセスする。

80386で新しく導入されたベクタ番号は、表5・1に示す。

表 5・1 新しい例外

名 称	ベクタ番号	原 因	戻る番地	タイプ
配列限界チェック	5	BOUND 命令	本例外命令	障 害
不正命令コード	6	不正命令	本例外命令	障 害
コープロセッサ	7	① ESC 命令で CR0 レジスタの EM ビット=1 ② ESC または WAIT 命令で CR0 レジスタの MP と TS ビット=1	本例外命令	障 害
二重障害	8	例外が発生し、処理ルーチンを起動しようとした時に二次の例外が発生する	?	アボート
コープロセッサセグメント範囲以外アクセス	9	ESC 命令	?	トラップ
不正 TSS	10	JMP, CALL, IRET, IRETD, INT, INTO 命令	本例外命令	障 害
不在セグメント	11	セグメント更新で P ビット=0	本例外命令	障 害
スタックフォールト	12	スタックアクセス	本例外命令	障 害
一般保護障害	13	セグメント保護または特権準位保護	本例外命令	障 害
ページフォールト	14	9章参照	本例外命令	障 害
コープロセッサエラー	16	ESC, WAIT 命令	?	障 害

ベクタ番号8の例外の例をあげる。セグメント範囲以外の領域にアクセスする時に、ベクタ番号13の例外が発生する。ベクタ番号13の処理ルーチンを起動する前に、EFLAGS レジスタに戻る番地をスタックにプッシュするが、スタックがあふれる場合、別の例外が発生する。つまり、処理ルーチンを起動しようとした時に、二次の例外が発生する。この二次の例外が、ベクタ番号8に割り当てられる。

5. 割 り 込 み と 例 外

ベクタ番号8の処理ルーチンを起動しようとした時に、もしも、三次の例外が発生した場合に、80386 が **SHUTDOWN** 状態に入る。SHUTDOWN 状態は、HLT 命令を実行した時のバスサイクルと同様な状態であるが、アドレスバスに現れる実番地は、次の相異がある。

SHUTDOWN 時の実番地=0

HLT 命令実行時の実番地=2

エラーコードのポップ

ベクタ番号により割り込みが発生すると、処理ルーチンのスタックにエラーコードがプッシュされる場合がある。たとえばベクタ番号13の場合、エラーコードがプッシュされるが、ベクタ番号0の場合ではプッシュされない。エラーコードがプッシュされた場合、割り込みまたは例外処理ルーチンを書く際、最後のIRETまたはIRETD命令の前にエラーコードを次のようにスタックからポップする。

スタックのDビット=1: ADD SP, 4

IRETD

スタックのDビット=0: ADD SP, 2

IRET

6. マルチタスク/マルチユーザシステム

80386 の特長の一つは、マルチタスクソフトウェアをサポートする。CPU は、マルチタスクシステム指向に設計され、リアルタイム、または、マルチユーザのオペレーティングシステム (OS) に適する。各タスクにローカル空間セグメント用のディスクリプタを登録するためのディスクリプタテーブル (LDT) と、タスクの状態を格納するためのシステムセグメント (TSS) が用意される。

6.1 マルチプログラムシステム

図 6.1 に示すように、80386 のソフトウェアでは、一つのプログラムは一つのメインルーチン、一つ以上のサブルーチンおよび一つ以上の割り込みと例外処理ルーチンからなる。これらのルーチンの中で、4 章、5 章で説明した制御移行が行われる。また、各プログラムは、物理的に一つ以上のプログラムセグメントからなる。そして、ソフトウェア中に 2 章で説明したディスクリプタテーブルと 5 章で説明した IDT がある。

マルチプログラムシステムの応用分野を極端な方法により分類すると、**リアルタイム環境**と**マルチユーザ環境**となる。もちろん、両環境にある応用もある。リアルタイム環境では、タイミングが一番大切である。リアルタイム環境応用の代表的な例は、図 6.2 に示すプロセスコントロールソフトウェアである。ここでは




図 6.1 マルチプログラムソフトウェア




図 6・2 プロセスコントロールソフトウェア

データを測定し、測定データに基づき制御計算をする。そして、計算結果を指示として出力するが、計算結果が正しい場合でも指示が遅れると役に立たないことがある。つまり、指示はタイミング的に正確に出力しなければならない。また、場合により測定データを見逃がしてしまう場合がある。これらのような問題をリアルタイム問題といい、これを解決するには図 6・2 に示すようにソフトウェアをデータ測定、制御計算と指示の三つのプログラムに分割する（リアルタイム問題の解決方法については、本書の範囲をこえるので省略させていただく）。このようなプログラムは、それぞれ仕事の単位なので**タスク**とも呼ばれる。このように二つ以上のタスクからなるソフトウェアを、**マルチタスクソフトウェア**という。

一方、マルチユーザ環境ではユーザが大切である。マルチユーザ環境応用の代




図 6・3 オフィスオートメーションシステム

6. マルチタスク/マルチユーザシステム

表的な例は、オフィスオートメーションソフトウェアである。図 6・3 に示すように、ここでは一つのコンピュータシステムに複数の端末をつなぎ、たくさんのユーザがこのシステムの端末を通じ同時に使用する。ユーザが端末にコマンドを入力することにより、自分のプログラムを実行する。各ユーザは、コンピュータシステムをあたかも自分自身だけが使用していると感じられるように、ソフトウェアを設計しなければならない。つまり、コンピュータシステムの応答時間はあまり長くなってはいけなものである。図 6・3 に示すように、ソフトウェアの中にユーザが呼び出すプログラムがたくさんある。このようなソフトウェアを**マルチユーザソフトウェア**という。

図 6・2 に示すマルチタスクソフトウェアと図 6・3 に示すマルチユーザソフトウェアを 80386 からみた場合、どちらも**マルチプログラム**という。マルチタスクソフトウェアの場合、各プログラムは仕事の単位、または全体の仕事の成分であるのでお互いに関係する。これに対し、マルチユーザソフトウェアの場合、各プログラムは異なるユーザのものであるので、お互いに独立している場合が多い。つまり、マルチタスクもマルチユーザも物理的にはマルチプログラムであるが、双方のシステムの中のプログラムとプログラムの関係は異なり、プログラムの内容もまた違う。以下、マルチプログラムソフトウェアをマルチタスクソフトウェアと呼ぶ。

各タスクが占める空間を**ローカル空間**といい、複数タスクの共通の部分が占める空間を**グローバル空間**という。二つのタスクからなるソフトウェアの例を、図 6・4 に示す。図に示すように、タスク 1 が占める空間がローカル空間 1、タスク 2 が占める空間がローカル空間 2 であり、両タスクの共通の部分が占める空間をグローバル空間という。共通の部分の例としては、共通に呼び出されるサブルーチン（たとえば OS のサブルーチン）と共用のデータがあげられる。ローカル空間は、そのタスクだけがアクセス可能なメモリであるのに対し、グローバル空間はすべてのタスクがアクセスできるメモリである。一般にローカル空間はタスクの数だけあり、グローバル空間は一つしかない。タスクのすべてのセグメントがローカル空間に置かれる場合もあるし、すべてがグローバル空間に置かれる場合もあるが、タスクのセグメントをローカルとグローバル空間に分担しなければならないという事はない。

四つのタスクからなるソフトウェアの例を図 6・5 に示す。図に示すように、こ




図 6・4 ローカル空間とグローバル空間




図 6・5 ローカルとグローバル空間の大きさ

のソフトウェアの例では各タスクが自分のローカル空間を持ち、また、グローバル空間も共通に占める。各タスクが占めるメモリ（ローカルとグローバル空間）の最大の大きさは、 2^{46} バイトである。これは仮想番地のフォーマットからわかる。つまり、仮想番地のセレクトが14ビットで、オフセットが32ビットであるので、仮想番地が指定し得るメモリの大きさは 2^{46} バイトとなる。

このメモリの大きさはちょうど半分に分けられ、 2^{45} のバイトの**ローカルメモリ**（ローカル空間）と 2^{45} バイトの**グローバルメモリ**（グローバル空間）という二つの空間となる。詳細に述べると、80386のソフトウェアが占めることのできる空間は、タスク当たりの 2^{45} バイトのローカル空間と、一つの 2^{45} バイトのグローバル空間である。

6・2 LDTとGDT(ディスクリプタテーブル)

図6・6に、一つのタスクが占めるローカルとグローバル空間とそのディスクリプタテーブルを示す。図に示すように、ローカル空間のセグメントのディスクリプタはLDT(Local Descriptor Table)に登録され、グローバル空間のセグメントのディスクリプタはGDT(Global Descriptor Table)に登録される。LDTの大きさは 2^{16} バイト以下であり、ディスクリプタの大きさは 2^3 バイトであるので、LDTに登録可能なディスクリプタの最大数は $2^{16}/2^3=2^{13}$ となる。したがって、ローカル空間に割り当てられるセグメントの最大数も 2^{13} である。セグメントの最大の大きさは 2^{32} バイトであるので、ローカル空間の最大の大きさは $2^{13} \times 2^{32}=2^{45}$ バイト以下となる。




図 6・6 LDTとGDT

GDT の大きさも LDT 同様に 2^{16} バイト以下であるので、グローバル空間の大きさもローカル空間と同じ 2^{45} バイト以下となる。

2・2 節で説明したように、LDT と GDT の選定はセクタの TI ビットの値により行われ、TI ビットが 0 の場合、グローバル空間の仮想番地を表し、TI ビットが 1 の場合、ローカル空間の仮想番地を表す。

図 6・7 に示すのは、二つのタスクからなるソフトウェアの例である。グローバル空間が一つしかないので GDT も一つしか必要としないが、ローカル空間は二つあるので LDT も二つ必要である (LDT 1 と LDT 2)。2・2 節で説明したように、ディスクリプタテーブル (GDT) に CPU の中のディスクリプタテーブルレジスタ (**GDTR**) がある。GDTR の中に GDT の先頭と大きさが格納されている。GDT に GDTR があるように LDT に **LDTR** があるが、LDT が複数ある場合でも LDTR は一つしかない。図 6・7 の場合、LDTR の中に LDT 1 の先頭と大きさが格納されている。また、この図はタスク 1 が実行している事も示す。以下、その理由について解説すると

CPU が次の命令を実行するとした場合

MOV FS,AX

ただし、AX はセクタであるが、セクタの TI ビットが 1 の場合、ディスクリプタを LDT から FS のディスクリプタレジスタにロードする。ディスクリプタの実番地は、LDTR に格納されているディスクリプタテーブルの先頭番地に $8 \times$ インデックスを足して得られる。LDTR に格納されている先頭番地は LDT 1




図 6・7 ディスクリプタテーブルレジスタ

6. マルチタスク/マルチユーザシステム

の先頭なので、ディスクリプタはLDT 1からロードされるが、LDT 1に登録されているディスクリプタがタスク1のセグメントを記述するディスクリプタなので、タスク1が実行しているということがわかる。

タスク1が実行している間、LDT 2のディスクリプタをロードすることは不可能なので、タスク2のローカル空間にアクセスすることもできない。また、その逆もいえる。つまり、タスク2が実行している間、タスク1のローカル空間にアクセスすることは不可能である。この状態をタスクの**ローカル空間の分離**といい、図6・8に示す。タスク1のローカル空間はタスク1のみがアクセスでき、タスク2からはアクセスすることは不可能である。したがって、タスク1からタスク2へ切り換える時にLDTRレジスタを更新しなければならない。つまり、タスク2が実行する前に、LDTRレジスタにLDT 2の先頭番地と大きさを転送しておかなければならない。タスクのローカル空間を分離することにより、タスクとタスクの間の干渉を避けることが可能である。




図 6・8 タスクのローカル空間の分離

6・3 タスクとその LDT

6・2 節で説明したように、各タスクは LDT を持つ。LDT もセグメントであるがプログラムセグメントと異なり、LDT は特殊セグメントである。LDT にプログラムの命令やデータはなく、ディスクリプタとコールゲートだけが登録されている。しかし、プログラムセグメントと同様に LDT にディスクリプタがあり、LDT のディスクリプタに LDT の先頭番地、大きさとアクセスバイトが格納されている。LDT 用のディスクリプタテーブルレジスタ (LDTR) は、CPU の中にある。図 6・9 に示すように、LDTR の構成はセグメントレジスタと同じようにセクタレジスタとディスクリプタレジスタからなる。




図 6・9 タスクとその LDT

6・2 節で説明したように、タスクを切り換える時に LDTR を更新する。セグメントレジスタと同様に LDTR のセクタレジスタのみを更新し、CPU のファームウェアがディスクリプタレジスタに LDT のディスクリプタをロードする。たとえば、タスク 1 からタスク 2 に切り換える場合、LDTR のセクタレジスタにタスク 2 の LDT のディスクリプタのセクタを転送し、LDTR のディスクリプタレジスタにタスク 2 の LDT のディスクリプタをロードする。この LDTR の更新を図 6・9 に示す。CPU が常に GDT にアクセスすることが可能であるので、LDT のディスクリプタを GDT に登録することにより LDTR レジスタの更新が便利になる。GDT に登録しておくことにより、いつでもこれを LDTR のディスクリプタレジスタにロードすることができ、タスク切り換えに都合がよくなる。LDT 2 のディスクリプタを LDT 1 に登録した場合、タスク 1 からタスク 2 への切り換えが可能でも、他のタスクからタスク 2 への切り換えは不可能になる。

6・4 タスクとそのTSS

各タスクにLDTがあるように、各タスクにはTSS (Task State Segment) がある。4・4・2節で説明したように特権準位間制御移行をする際、SSとESPレジスタを更新するが、その更新値をTSSより読み取る。LDTのようにTSSも



図 6・10 TSS のフォーマット

特殊セグメントである。その内容を図 6・10 に示す。

(1) バックリンク 7 章で説明する。

(2) ESP_n, SS_n 特権準位 n への制御移行をする際の SS と ESP の更新値 (ただし, $n=0\sim2$)。特権準位 3 の更新値は登録されていない。なぜなら、他の特権準位より特権準位 3 へ制御を移行することは不可能であるからである。他の特権準位より特権準位 3 へ RET, IRET または IRETD 命令で戻る時に、SS と ESP レジスタの更新値はスタックからポップされる。したがって、特権準位 3 の SS と ESP レジスタの更新値を TSS に登録する必要はない。

(3) CR3~GS CPU レジスタの初期値。

(4) LDT 6・3 節で説明した LDT を記述するディスクリプタのセクタ。LDTR を更新する際、セクタレジスタの更新値として使用される。

(5) T 14・4 節参照。

(6) I/O 番地ビットマスクオフセット TSS の先頭より I/O 番地ビットマスクまでのオフセット (バイト数)。

(7) I/O 番地ビットマスク 8・7 節参照。

以上のように、TSS の内容はそのタスクの状態を表す。TSS 中の I/O 番地ビットマスクオフセットと、I/O 番地ビットマスクの間にユーザが使用できる領域があり、この領域に優先度等のタスクの属性を格納することが可能である。OS がタスクの実行を管理する時にこの領域を使用するが、CPU のファームウェアはこの領域にアクセスしない。LDT に LDTR があるのと同様に、TSS に **TSS R**、または、単に **TR** という CPU レジスタがある。LDTR と同様に、TR はセクタレジスタとディスクリプタレジスタから構成される。TSS もセグメントなので、LDT と同様に TSS にディスクリプタがある。

タスクを切り換える時に、TR レジスタが更新される。TR レジスタの更新は、LDTR と同様に行われる。タスク 1 からタスク 2 への切り換えを、図 6・11 に示す。LDT と同様に、TSS のディスクリプタも便宜上 GDT の中に格納されている。

タスク 1 の実行中、特権準位間の制御移行をする際、SS と ESP の更新値は TSS 1 から読み取る。タスク 1 からタスク 2 へ切り換え、タスク 2 の実行中、特権準位間の制御移行をする際、SS と ESP の更新値は TSS 2 から読み取る。

タスクを切り換える際、LDTR と TR を更新する (タスク切り換えについては

6. マルチタスク/マルチユーザシステム

7 章参照).




図 6・11 タスクとその TSS

6・5 システムアドレスレジスタ

システムの中に、一つのグローバル空間用の GDT と割り込みベクタを格納するための一つの IDT がある。また、各タスクは LDT と TSS を持つ。図 6・12 に示すように、GDT と IDT にそれぞれ GDTR と IDTR レジスタがある。GDTR と IDTR は 48 ビットで、GDT と IDT の先頭番地 (32 ビット) と大きさ (16 ビット) を格納する。




図 6・12 システムアドレスレジスタ

LDT と TSS 用には、CPU 中に LDTR と TR がある。LDT と TSS はそれぞれタスクの数だけあるが、LDTR と TR は一つしかない。そのために、タスクを切り換える時に LDTR と TR を更新する。

図 6・12 に示すように、LDTR と TR はセグメントレジスタのように、16 ビットのセクタレジスタと 64 ビットのディスクリプタレジスタより構成される。これに対し、GDTR と IDTR にはセクタレジスタがない。GDT と IDT はすべてのタスクに共通なものであるため、タスクを切り換えても GDTR と IDTR を更新する必要はない。したがって、これらのセクタレジスタも不要である。

一方、セグメントレジスタと同様に、LDTR と TR を更新する時、そのセクタレジスタにまずセクタ値を転送し、それからセクタが指し示したディスクリプタを、GDT よりそのディスクリプタレジスタにロードする。

7. タスク切り換え

マルチタスクシステムでは、タスクとタスクの間の切り換えを CPU ファームウェアで行い、16 MHz の場合、17 μ s という高スピードで実施する。このような性能の良さをアプリケーションに生かさなければ、80386 は効果的に使用されない。つまり、マルチタスキング応用でなければ、CPU のパフォーマンスは能率的に発揮されないのである。

7.1 タスクの設定

図 7.1 に二つのタスクの例を示す。現在、タスク 1 を実行している。矢印は情報関係を示し、次のように説明される。

- ① GDTR レジスタに GDT の先頭番地が格納されている。タスク 1 からタスク 2 へ切り換えても、GDTR の内容は変化しない。
- ② TR のセクタレジスタに、タスク 1 の TSS (TSS 1) を記述するディスクリプタのセクタが格納されている。
- ③ TR のディスクリプタレジスタに、TSS 1 のディスクリプタの複写が格納されている。
- ④ TSS 1 のディスクリプタの複写に、TSS 1 の先頭番地が入っている。
- ⑤ TSS 1 の中にタスク 1 の LDT (LDT 1) のセクタは格納され、このセクタが LDTR のセクタレジスタにロードされている。
- ⑥ LDT 1 のセクタは、GDT の中に格納されている LDT 1 のディスクリプタを指し示している。
- ⑦ LDT 1 のディスクリプタの複写が、LDTR のディスクリプタレジスタにロードされている。

タスク 1 が実行している間、前述した情報関係 (①～⑦) が成立している。また、図 7.1 には示していないが、LDTR のディスクリプタレジスタに LDT 1 の先頭が格納されている。タスク 1 が実行する直前、CPU の他のレジスタが TSS 1 より初期値でロードされる。




図 7・1 タスク1の設定

7・2 タスク切り換え

タスク1からタスク2へ切り換えるには、TRのセクタレジスタにタスク2のTSSを記述するディスクリプタのセクタを転送すればよい。タスク2へ切り換え時、情報関係を図7・2に示す。図が示すように、TSS1のディスクリプタのセクタ、すなわち、TRのセクタレジスタの元の内容を**タスク切り換え**のしかたにより、TSS2の**バックリンク**に退避する場合がある。このように、前のタスクのTSSディスクリプタのセクタが新規タスクのTSSへ退避されることは、メインルーチンがサブルーチンを呼び出す時に、メインルーチンへの戻る番地がサブルーチンのスタックへプッシュされることと全く同じことである。サブルーチンからメインルーチンへ戻れると同様に、新規のタスクから前のタスクへ切り換えることが可能である。また、図7・2からもわかるように、タスク1が中断された時にCPUレジスタの内容がTSS1に退避され、TSS2より初期値がCPUレジスタにロードされる。TSS1に退避されたタスク1のCPUレジスタの中断時値は、タスク1が再起動された時に初期値として使用される。つまり、タスク1が再実行する時に中断された点から出発する。タスク1のレジスタの本来の初期値は、切り換えの時に既に削除されている。

タスク切り換えをするのに、ソフトウェアはTRのセクタレジスタに新規タスクのTSSディスクリプタのセクタを転送する。そして、CPUのファームウェアは次の切り換え処理をしてくれる。

- ① TRのディスクリプタレジスタを更新する。
- ② LDTRを更新する。
- ③ 前のタスクのCPUレジスタをTSSへ退避する。
- ④ 新規タスクのTSSより、初期値をCPUレジスタへロードする。
- ⑤ TRのセクタレジスタの更新しかたにより、前のタスクのTSSを記述するディスクリプタのセクタを新規タスクのTSSのバックリンクへ退避する場合がある。

タスク切り換えを完成するには、16 MHzのCPUの場合、たった17 μ sしかからない。このように、ソフトウェアがTRのセクタレジスタのみを更新することにより、タスク切り換えをすることができ、しかも、高スピードで完成す

ることが可能なので、この CPU のタスク切り換え機能を利用しないと 80386 の性能を発揮しない。




図 7・2 タスク2の設定

7.3 タスク切り換え方法

4.4 節で説明したように、セグメント間制御移行の際、CS のセクタレジスタを更新するには二つの方法があげられる。

- ① 直接制御移行
- ② コールゲートによる間接制御移行

制御移行と同様に、タスク切り換えの時に TR のセクタレジスタを更新するには、次の二つの方法がある。

- ① 直接タスク切り換え
- ② タスクゲートによる間接タスク切り換え

直接タスク切り換えは次の命令で実施される。

- ・ JMP / CALL (セクタ：オフセット)

または

- ・ IRET / IRETD (ただし、NT ビット=1)

図 7.3 に示すように、JMP / CALL 命令のオペランドのセクタが新規タスクの TSS を記述するディスクリプタのセクタであり、このオペランドのセクタを TR のセクタレジスタに転送する。IRET / IRETD 命令の場合、現在実行しているタスクの TSS のバックリンクに退避されたセクタを、TR レジスタの更新値として使用する。IRET / IRETD 命令の場合、EFLAGS レジスタの NT という新しいビットが 1 になっていなければならない。NT ビットが 0 の場合、IRET / IRETD 命令は割り込みまたは例外の処理ルーチンの最後に実行




図 7.3 直接タスク切り換え

される時と同じ結果を与える。

間接タスク切り換えは、次のように行われる。

- ・ JMP/CALL (セクタ：オフセット)
- ・ 割り込み/例外

図7・4に示すように、JMP/CALL 命令のオペランドのセクタが、タスクゲートのセクタである。ただし、タスクゲートの内容は、新規タスクの TSS を記述するディスクリプタのセクタである。タスクゲートに関しては、次の二つの事が言える。




図 7・4 間接タスク切り換え

- ① タスクゲートの内容（新規タスクの TSS を記述するディスクリプタのセクタ）を、最終的に TR セクタレジスタの更新値として使用する。
- ② タスクゲートは、GDT、LDT または IDT に登録することが可能である。
割り込み、または例外が発生した時に、IDT のその目標の項目が割り込み、またはトラップゲートの場合、5 章で説明した処理ルーチンが実行されるが、IDT の目標の項目がタスクゲートの場合、タスク切り換えが行われる。

タスク切り換え方法をまとめると、以下のようになる。

- (1) JMP/CALL 命令 直接または間接タスク切り換え
- (2) IRET/IRETD 命令 (NT ビット=1) 直接タスク切り換えのみ
- (3) 割り込み/例外 間接タスク切り換えのみ

割り込み/例外でタスク切り換えを行う場合、間接方法でしか実施することはできない。割り込み/例外が発生した場合、CPU が IDT をみにいくが、IDT に

7. タスク切り換え

TSS のディスクリプタが登録されていないので、タスクゲートを通し間接タスク切り換えを行う。6・4 節で説明したように、TSS のディスクリプタは便宜上 GDT に登録されている。

また、**JMP/CALL** 命令の場合、直接または間接方法でタスク切り換えを行うことが可能である。

二重割り込み（割り込み #8）の処理

かりに、CPU がデータセグメント以外の領域にアクセスしようとすると、例外 #13 が発生する。例外処理ルーチンに制御を移行する前に、EFLAGS レジスタと戻る番地をスタックにプッシュする。その時、スタックがあふれるとする。この場合に二次の例外が発生し、割り込み #8 の処理ルーチンを実行しようとする。しかし、スタックがあふれたため、三次の例外（SHUTDOWN）になるはずである。したがって、通常 IDT の 8 番目のスロットにタスクゲートを登録し、二重割り込みの処理を新規のタスクで行う。新規タスクに切り換えると、前のタスクのスタックに何もプッシュせずに新規のスタックを使用するので SHUTDOWN にならないですむ。

7・4 タスクゲート

タスクゲートのフォーマットを図7・5に示す。タスクゲートとコールゲートとの比較を表7・1に示す。




図 7・5 タスクゲート

表 7・1 コールゲートとタスクゲートとの比較

比較項目	コ ー ル ゲ ー ト	タ ス ク ゲ ー ト
ゲートの内容	プロシージャの先頭番地	TSSのディスクリプタのセクタ
ゲートの応用	間接制御移行	間接タスク切り換え
用 途	特権準位間制御移行	割り込み/例外による切り換え
ゲートの役割	① プロシージャの特権準位による保護 ② パラメータの数の格納	新規タスクの特権準位による保護

図7・5に示すように、TSSを記述するディスクリプタ内のアクセスバイトのビット1をBビットと言い、次のような機能を持つ。

- ① タスクが実行している間、Bビットは1である（BはBusyの略）。
- ② JMP/CALL命令、または割り込み/例外で、タスク切り換えを行う時、新規タスクのBビットは0であること。Bビットが1の場合、タスク切り換えを行うと例外になる。
- ③ IRET命令（NTビット=1）でタスク切り換えをし、前のタスクに戻る

7. タスク切り換え

場合、前のタスクのBビットは1であること。

上記①、②はプロシージャと異なり、タスクを再入可能なルーチンのようにすることは不可能であるという事を意味する。しかし、プロシージャを再入可能なルーチンにすることは可能である。その例を図7・6に示す。メインルーチンが実行し、CALL 命令で再入可能なプロシージャを呼び出す。プロシージャが実行している間、割り込み信号が発生し、制御を処理ルーチンに移行する。処理ルーチンがCALL 命令で再びプロシージャを呼び出すことは可能である。




図 7・6 再入可能なプロシージャと非再入可能なタスク

ところが、タスクは再入可能なルーチンではない。図7・6に示すようにタスク1が実行し、CALL 命令でタスク2を起動する。タスク2におけるTSSのディスクリプタの中、Bビットが0から1になる。タスク2が実行している間、割り込み信号が入り、タスク3に切り換える。タスク2のBビットが1のままで、タスク3のBビットが0から1になる。タスク3もCALL 命令でタスク2を起動しようとするが、タスク2のTSSのBビットが1であるので、起動することは不可能である。80386は、Bビットが1であるタスクのJMP/CALL 命令、または割り込みによる起動を不可能にする。6・1節で説明したように、タスクは概念的に仕事の単位であるので、その単位が完成するまで、他の単位を始めることは不可能である。80386のアーキテクチャは、タスクの概念に従って設計されている。

7・5 タスク切り換えにおける B ビット、NT ビットとバックリンクの変化

タスクを切り換える場合、B ビットと NT ビットの値がある条件を満たしてなければならない。その条件とタスクの切り換えにおいて、これらのビットと TSS 中のバックリンクが、どのように変化するかについて以下に説明する。

図 7・7 に示すように、タスク 1 からタスク 2 へ JMP 命令で切り換える時、タスク 1 の B ビットが X から 0 になる。ただし、X は DON'T CARE (CPU ファームウェアはこの値を無視する) を意味する。タスク 2 の B ビットが 0 であった場合に限り切り換えが可能であり、この B ビットの値が 1 となる。NT ビットが X から 0 になる。タスク 1 へ戻る時、普通 JMP 命令を使う。




図 7・7 タスク切り換えにおける NT、B とリンクの変化

タスク 3 から CALL 命令、または割り込み/例外でタスク 4 へ切り換える時、タスク 4 の NT ビットが X から 1 になり、タスク 4 の TSS のバックリンクに、タスク 3 の TSS を記述するディスクリプタのセクタが格納される。タスク 4 の B ビットが 0 であった場合に限り、切り換えが可能であり、この B ビットの値が 1 となる。タスク 3 へ戻る時、一般に IRET または IRETD 命令を使用する。その時にタスク 4 の NT ビットが 1 であった場合に限り、切り換えが可能で


7. タスク切り換え

あり、この NT ビットの値が 0 となる。B ビットが X から 0 になる。IRET または IRETD 命令でタスク 3 に戻る場合、タスク 3 の B ビットが 1 であること。

8・3 節で説明するように、B ビットは LTR 命令でもセットされる。また、EF LAGS レジスタが POP 命令などで更新されると、NT ビットも更新される。B ビットは GDT 中に、バックリンクは TSS 中に格納されている。タスク切り換えで B ビットとバックリンクは上述したように更新される場合があり、また LTR 命令で B ビットがセットされるが、GDT または TSS を別名 (ALIAS) により書き込み可能なデータセグメントとして取り扱い、B ビットまたはバックリンクを変更することも可能である。通常、別名で B ビットまたはバックリンクを変更するのは、特権準位 0 に置かれている OS のルーチンである。

7・6 IRET/IRETD 命令

NTビット=1の場合、IRETまたはIRETD命令でタスク切り換えを行うことが可能である。図7・8に示すように、タスク1からCALL命令でタスク2へ切り換える。タスク2のNTビットが1になる。タスク2が実行している間、割り込みが発生し、タスク切り換えを行わずに割り込み処理ルーチンに制御を移行する（IDTの項目が割り込みゲートである事を仮定する）。その時に、NTビットがセットされたままスタックへプッシュし、CPUの中のEFLAGSレジスタのNTビットをリセットする。すなわち、割り込み処理ルーチンが実行している間、NTビットは0になっている。割り込みが発生すると、CPU内のNTビットがリセットされる。



- 割り込み発生時
 1. NT = 1 をスタックにプッシュする
 2. CPUのNTを0にする
- IRETD実行時
 - NT = 1 をポップする

図 7・8 IRET/IRETD 命令

割り込み処理ルーチンにおいて、IRETD命令を実行するとNTビットが0なので、タスク切り換えを行わずに、割り込まれたタスク2へ戻る。つまり、このIRETD命令でタスク1へ切り換ええない。だが、タスク2において、IRET命令を実行するとNTビットが1なのでタスク1へ切り換える。割り込み処理ルーチンのIRETD命令でNT=1がポップされたからである。

7.7 タスク切り換えにおける特権準位保護

JMP/CALL 命令で直接タスク切り換えする時、TSS は保護される。つまり、JMP/CALL 命令が TSS と同じか、またはより高い特権準位になければならない。その例を図 7.9 に示す。特権準位 2 にある JMP/CALL 命令で、タスク 1 からタスク 2 へ直接タスク切り換えする時、TSS が特権準位 3 または 2 になければならない。TSS を通過したならば、タスク 2 のどの特権準位にも入ることが可能である。たとえば、タスク 1 の準位 2 からタスク 2 の準位 3 に切り換えることも可能である。しかし、4 章で説明したように、同じタスクの中の特権準位 2 より準




図 7.9 タスク切り換えにおける特権準位保護

位3へ制御移行することは不可能である。

間接タスク切り換えの場合、特権準位による保護は次のように実施される。

間接タスク切り換え $\left\{ \begin{array}{l} \text{CALL, JMP, INT, INTO 命令: タスクゲートは保護される} \\ \text{その他の割り込み/例外: タスクゲートは保護されない} \end{array} \right.$

CALL/JMP/INT/INTOの命令で間接タスク切り換えをする際、タスクゲートの特権準位による保護は実施される。その例を図7・9に示す。タスク3の特権準位2からタスク切り換えをする際、準位0または1にあるタスクゲートを使用することは不可能である。だが、準位2または3にあるタスクゲートなら通れる。タスクゲートを通過したなら、どの準位のTSSも使用できるし、タスク4のどの準位からも入ることが可能である。また、間接タスク切り換えを他の割り込み/例外で行う場合、特権準位による保護は一切実施されない。たとえば、割り込み信号による間接タスク切り換えの場合、タスクゲート、TSSと新規タスクのセグメントの特権準位は無視される。

7・8 ディスクリプタテーブルの 項目の分類

ディスクリプタテーブルの項目の分類を、図7・10に示す。項目を大きく二つに分けると、ゲートとセグメントを記述するディスクリプタとがある。ゲートはタスクゲート、コールゲート、割り込みゲートとトラップゲートの四つがある。セグメントを大きく二つに分けると、プログラムの一般セグメントと特殊セグメントがあり、特殊セグメントにはLDTとTSSがある。また、一般セグメントは、コードセグメントとデータセグメントの二つに分けられる。データセグメントには、スタックと普通のデータセグメントがある。

図7・10は矢印線で示すように、タスクゲートの内容はTSSを記述するディスクリプタのセクタであり、他のゲートの内容は、コードセグメントに入っているプロシージャ、または処理ルーチンの先頭番地である。

以上述べたすべてのディスクリプタは、LDT、GDTとIDTに登録されている。LDTはシステムの中に一つ以上あるが、GDTとIDTは一つしかない。LDTの中にスタックと普通のデータセグメント、コードセグメント、タスクゲートとコールゲートが登録されている。IDTには、タスクゲート、割り込みゲートとトラップゲートが登録されている。GDTには、割り込みゲートとトラップゲートを除き、すべての項目を登録することが可能である。




図 7・10 ディスクリプタテーブルの項目の分類とそのアクセスバイト

8. 保護機能命令

3 章で説明したセグメント保護機能と、4 章で説明した特権準位保護機能と関係のある新しい命令について述べる。また、依頼特権準位 (Requested Privilege Level, 略して RPL) と、実効特権準位 (Effective Privilege Level, 略して EPL) の意義を説明する。TSS の I/O 番地ビットマスクも、この章で記述する。

8・1 ARPL 命令, 依頼特権準位と実効特権準位

3章で説明したように、データセグメントにアクセスするには、まずそのセクタをセクタレジスタに転送する。例として、次の命令があげられる。

```
MOV DS, AX
```

ただし、AX レジスタの内容はセクタである。

この命令を実行するのに、次の条件を満たさなければならない。

$$CPL \leq DPL$$

上記の条件は、4・2 節で説明したように $CPL = RPL$ を仮定して得られた条件であり、本来の条件は次にあげられる。

$$MAX(CPL, RPL) \leq DPL$$

ただし、RPL はセクタ (AX レジスタの内容) のビット 1 と 0 で **依頼特権準位 (Requested Privilege Level)** と言う。つまり、CPL と RPL の値の大きい方 (**実効特権準位**) が DPL より小さいか、または DPL に等しい事である。上記の条件を書き改めると次のようになる。

$$EPL \leq DPL$$

ただし、**EPL (Effective Privilege Level)** は実効特権準位である。

この RPL の意義は一体何なのかについて、いくつか例をあげながら RPL を説明する。図 8・1 に示すように、アプリケーションプログラムが特権準位 3 にあり、COPY という OS のプロシージャが特権準位 0 にある。COPY プロシージャは、配列のデータを他の配列へ写す。アプリケーションプログラムが COPY プロシージャを呼び出して、特権準位 3 にある配列のデータを特権準位 0 にある配列に写す。配列 (SOURCE と DESTINATION) の番地と、写すバイト数をパラメータとしてスタックを通して引き渡す。

アプリケーションプログラム

```
LDS EAX, SOURCE (DS, EAX=SOURCE の論理番地)
```

```
PUSH DS (セクタをプッシュする)
```

```
PUSH EAX (オフセットをプッシュする)
```

```
MOV AX, SEG DESTINATION (AX=DESTINATION の
```




図 8・1 特権準位 0 のデータセグメントにデータを書き込む

セレクタ)

AND AX, 0FCH (RPL を 0 にする)

PUSH AX (セレクタ)

PUSH OFFSET DESTINATION (オフセット)

PUSH ECX (バイト数)

CALL COPY (プロシーjaを呼び出す)

COPY プロシーja

MOV ES, SS: [ESP+16] (DESTINATION のセレクタ)

上記の COPY プロシーjaの命令を実行する際、次の条件を満たすかいないかを調べると

$$\text{MAX}(\text{CPL}, \text{RPL}) \leq \text{DPL}$$

(1) CPL=0 実行するプログラムが特権準位 0 にある COPY プロシーjaである。

(2) RPL=0 アプリケーションプログラムで 0 にした。

(3) DPL=0 アクセスする DESTINATION が特権準位 0 にある。したがって、条件を満たし、特権準位 0 にある DESTINATION にデータを書き込

8. 保護機能命令

むことが可能になる。このようにアプリケーションプログラムは OS のデータを変更する事が可能であり、システムの動作がアプリケーションプログラムにより制御される。アプリケーションプログラムで RPL を 0 にすることにより、特権準位による保護機能は、特権準位 0 にある OS のデータを守れなくなる。

システムの動作が、アプリケーションプログラムに制御されることは大きな問題である。この問題を解決するために、COPY プロシージャで DESTINATION のセクタの RPL を 3 にしてから ES レジスタに転送するとよい。COPY プロシージャに、次の命令を挿入し修正する。

```
OR    WORD PTR SS:[ESP+16],3 (RPL を 3 にする)
```

```
MOV   ES,SS:[ESP+16] (DESTINATION のセクタ)
```

RPL が 3 になったので、MAX(CPL,RPL)=EPL が 3 になる。したがって、条件を満たさなくなり、OS のデータを守ることが可能である。

特権準位 3 にあるアプリケーションプログラムが依頼特権準位 (RPL) 0 を持つ、DESTINATION のセクタをパラメータとして引き渡し、特権準位 0 にある COPY プロシージャを利用する事により、特権準位 0 にあるデータにアクセスする事ができるようになる。このような問題を解決するには、COPY プロシージャで RPL を依頼したアプリケーションプログラムの特権準位 3 に戻せばよい。パラメータとして引き渡された、セクタの RPL を呼び出したプログラムの特権準位に戻す **ARPL 命令**を用意する。上記の COPY プロシージャの例では、ARPL 命令を次のように実行する。

```
MOV   AX,SS:[ESP+4] ;AX=CS
```

```
ARPL  SS:[ESP+16],AX
```

```
MOV   ES,SS:[ESP+16]
```

SS:[ESP+4] に呼び出したアプリケーションプログラムの CS が格納されているので、そのビット 1 と 0 が特権準位を表す。ARPL 命令は、セクタである第 1 オペランドの RPL を 16 ビットレジスタである、第 2 オペランドのビット 1, 0 に変更する。RPL が大きくなった場合、Z フラグがセットされ、変わらない場合は Z フラグがリセットされる (RPL を小さくしない)。

ARPL 命令は、パラメータとして引き渡されたセクタの RPL を呼び出した、プログラムの特権準位に戻すための命令である。普通、この命令は、OS プロシージャのようなシステムプログラムで利用される。

8・2 LGDT, LIDT, SGDT と SIDT 命令

GDT と IDT に、それぞれ 48 ビットの GDTR と IDTR レジスタがある。この GDTR と IDTR に、テーブルの実番地（32 ビット）とバイト数で表すテーブルの大きさ（16 ビット）が格納されている。

図 8・2 に示すように、**LGDT** と **LIDT** 命令は、それぞれ GDTR と IDTR レジスタに、メモリよりテーブルの実番地と大きさをロードするために使用される。次に示すように、これらの命令のオペランドはメモリ番地である。

LGDT/LIDT（メモリ番地）

ただし、指定されているメモリ番地に、テーブルの実番地と大きさが 6 バイトの領域に格納されている。




図 8・2 GDTR/IDTR レジスタの操作

これらの命令は、普通、実モードで GDTR と IDTR レジスタを初期化するために使用される。

一方、**SGDT** と **SIDT** 命令は、それぞれ GDTR と IDTR レジスタの内容をメモリに格納するために使用される。これらの命令は、次のフォーマットを持つ。

SGDT/SIDT（メモリ番地）

GDTR、または IDTR レジスタの内容を図 8・2 に示すように、指定されているメモリ番地を先頭とする連続している 48 ビットの領域に格納する。

8・3 LLDT, LTR, SLDT と STR 命令

LDT と TSS に、それぞれ LDTR と TR レジスタがある。LDTR と TR レジスタは、セグメントレジスタと同じ構成をもち、16 ビットのセクタレジスタと 64 ビットのディスクリプタレジスタからなる。図 8・3 に示すように、LLDT と LTR 命令は、LDTR と TR レジスタにセクタとディスクリプタをロードする。次に示すように、LLDT と LTR 命令のオペランドはセクタ値である。

LLDT/LTR (セクタ値)

セクタ値であるオペランドは、セクタレジスタにロードされ、そしてセクタが指し示すディスクリプタを、GDT よりディスクリプタレジスタにロードする。この操作は、ちょうどセグメントレジスタの更新と同じである。




図 8・3 LDTR/TR レジスタの操作

LTR 命令で TR レジスタを更新するが、タスク切り換えは行われなない。この命令は、あくまでも TR レジスタを更新するだけで、タスク切り換えは 7 章で説明した方法しかできない。LTR 命令を実行すると、更新値のセクタが指し示すディスクリプタ中の B ビットもセットされる。

SLDT と STR 命令は、図 8・3 に示すように、それぞれ LDTR と TR のセクタレジスタの内容を 16 ビットのオペランドに転送する。

8・4 VERR と VERW 命令

次のようなセグメントレジスタを更新する命令を考える。

```
MOV DS,AX
```

ただし、AX レジスタの内容がセクタである。

3 章と 4 章で説明した条件を満たさない場合、上記の命令を実行すると、例外が発生する。そこで、命令を実行する前に、更新値のセクタを調べるための命令を用意する。

VERR 命令は、セクタに読み取り権があるか否かを調べる。つまり、このセクタが指し示すディスクリプタの記述するセグメントから、データを読み取ることが可能であるかを調べる。

例 VERR AX

```
JNZ ERR
```

```
MOV DS,AX
```

ただし、AX レジスタの内容が調べようとするセクタである。もし、読み取り権がなければ、Z フラグがリセットされ、MOV 命令は実行されない。

VERW 命令は、VERR 命令と同様な命令であるが、セクタに書き込み権があるか否かを調べる。

8・5 LARとLSL命令

LAR 命令は、ディスクリプタのビット 47～40（アクセスバイト）とビット 55～52（G と D ビット）をレジスタにロードする。

例 **LAR EBX, EAX**

ただし、EAX レジスタの下位 16 ビットの内容がセクタである。

次の二つの条件を満たす場合、AX レジスタに格納されているセクタが指し示すディスクリプタを、EBX レジスタに次のようにロードする。

EBX ← (ディスクリプタの上位 32 ビット) AND 00FXFF00

ただし、X は不定の値を示す。

二つの条件は次のようにあげられる。

① **MAX(CPL, RPL) ≤ DPL**

② アクセスバイトの内容は 0, 8, 0AH と 0DH 以外である。

上記の条件を満たした場合、Z フラグがセットされ、満たさない場合、Z フラグはリセットされ、EBX レジスタは変わらない。

LSL 命令は **LAR** 命令と同様な命令で、32 ビットレジスタにセグメントの大きさをロードする。セグメントの大きさの単位がバイトの場合 (G ビット=0)、20 ビットの大きさをロードするが、単位がページ (4 K バイト) の場合 (G ビット=1)、32 ビットの大きさ (20 ビットに **FFF** を付けた値) をロードする。

8・6 特権準位 0 でしか 実行不可能な命令

図 8・4 にコントロールレジスタを示す。CR 0 のビット 0～15 は、MSW レジスタとも呼ばれる。次の命令は、特権準位 0 でしか実行できない。




図 8・4 コントロールレジスタ

- (1) **LMSW** MSW レジスタに 16 ビットのデータをロードする。
- (2) **CLTS** TS ビットをリセットする。
- (3) **HLT** 8086 の HLT 命令と同じ。
- (4) **MOV CRn, r 32** コントロールレジスタにデータを書き込む。
- (5) **MOV r 32, CRn** コントロールレジスタを読み取る。
- (6) **MOV TRn, r 32** テストレジスタにデータを書き込む。
- (7) **MOV r 32, TRn** テストレジスタを読み取る。
- (8) **MOV DRn, r 32** デバッグレジスタにデータを書き込む。
- (9) **MOV r 32, DRn** デバッグレジスタを読み取る。

ただし、r 32 は 32 ビットのレジスタである。

テストレジスタとデバッグレジスタは、それぞれ 9 章と 14 章で説明されている。

SMSW 命令は MSW レジスタの内容を転送するが、どの特権準位でも使用できる。

図 8・4 に示す CR 0 レジスタに、次のようなビットを含む。

8. 保護機能命令

- (1) **PG** ページング機能動作を示す。9章を参照のこと。
- (2) **PE** 保護モードを示す。12章を参照のこと。
- (3) **TS** タスク切り換えを行った時に、CPU のファームウェアによりセットされる（ソフトウェアがリセットするまで、セットされたままである）。
- (4) **ET** 1 の場合、80387 が実装されていることを示す。CPU がリセットされた時、CPU が 80387 の実装を検知し、このビットをセット、またはリセットする。
- (5) **ET** 0 の場合、80387 の未実装を示す。この場合に EM と MP ビットの値はソフトウェアで設定され、次の意味を持つ。

EM	MP	
0	0	80287 が未実装され、エミュレーションソフトウェアもなし。
1	0	80287 が未実装されているが、エミュレーションソフトウェアが用意されている。
0	1	80287 が実装されている。
1	1	許されない値。


注意：80287 が実装されているかいないかを、ソフトウェアで調べる。詳しいことについては、80286 のマニュアルを参照のこと。

8・7 IOPL と関係のある命令

フラグレジスタ (EFLAGS) のビット 12~13 を IOPL ビットという (図 8・5 を参照のこと)。IOPL ビットは、タスク切り換えの時に更新される。また、特権単位 0 で次の命令を実行すると、IOPL も更新される。

POPF, POPFD, IRET, IRETD

他の特権単位では、上記の命令を実行しても更新されない。



ビット 13, 12 : IOPL
 ビット 14 : NT (7 章を参照のこと)
 ビット 16 : RF (14 章を参照のこと)
 ビット 17 : VM (10 章を参照のこと)
 ビット 0 ~ 11 : 8086 と同じ

図 8・5 EFLAGS レジスタ

IOPL \geq CPL という条件を満たす場合に、次の命令は正常に実行されるが、満たさない場合は、以下説明するように正常に実行されない。

- (1) POPF/POPFD IF ビットは更新されない。
- (2) IRET/IRETD IF ビットは更新されない。
- (3) STI 障害 #13 が発生する。
- (4) CLI 障害 #13 が発生する。
- (5) I/O 命令 TSS の I/O 番地ビットマスクを参照する。

STI と CLI 命令は IF フラグの値を変更し、割り込み信号 (INTR) と関係のある命令である。IF フラグの値により、INTR 信号による割り込みの発生がとどこおり、システム全体の動作が変わるので、上記の条件を満たすプログラムのみがこれらの命令を使用できる。

I/O 命令は、周辺装置の動作モードを変えるために使われる。周辺装置の動作モードが変わると、システム全体の動作モードも変わってしまうので、I/O 命令を実行するのに上記の条件を満たさなければならないことになる。

図 6・10 に示したように、I/O 番地ビットマスクは TSS に格納されているビットストリングである。このビットストリングは、ビットマスクオフセットという

8. 保護機能命令

位置から始まり、その長さが 8 K バイトである。同図に示すように、ビットマスクオフセットはオフセット 66 H に格納されている。

IOPL<CPL の条件で、I/O 命令を実行すると I/O 番地ビットマスクが参照される。各ビットは、一つの I/O 番地に対応する。ビットが 1 の場合、障害 #13 が発生する。I/O 命令で 2 バイト以上にアクセスする場合、それぞれのバイトの I/O 番地に対応するビットは、すべて 0 でなければならない。違う場合は、障害 #13 になる。

ビットマスクオフセットの値は、図 8・6 からわかるように次の範囲にある。

$68\text{ H} \leq \text{ビットマスクオフセットの値} < \text{TSS の大きさ}$

一般に、ビットストリングが TSS の大きさを越えている場合、ビットストリングの越えている分に対応する I/O 番地は使用できない。ビットマスクオフセットが TSS の大きさを越えている場合、すべてのビットがセットされているとみられる。




図 8・6 I/O 番地ビットマスクの例

この例には、次の値をセットする。

ビットマスクオフセット=68 H

ー) TSS の大きさ (バイト数-1)=78 H

ビットストリングの長さ=11 H

ビットストリングの最後のバイト (FF) が終止バイトとして使用されるので、ビット数が正味 $16 \times 8 = 128$ になる。これが I/O 番地 0~127 に対応するので、I/O 番地 128~65565 にアクセスする時に障害 #13 が発生する。

8・8 実行可能なモード

下の表に、実行可能な命令のモードを示す。

命 令	実モード	仮想 8086 モード	保 護 モ ー ド	
			特権準位 1～3	特権準位 0
LGDT	Y	N	N	Y
SGDT	Y	Y	Y	Y
LIDT	Y	N	N	Y
SIDT	Y	Y	Y	Y
LLDT	N	N	N	Y
SLDT	N	N	Y	Y
LTR	N	N	N	Y
STR	N	N	Y	Y
LMSW	Y	N	N	Y
SMSW	Y	Y	Y	Y
LAR	N	N	Y	Y
LSL	N	N	Y	Y
VERR	N	N	Y	Y
VERW	N	N	Y	Y
ARPL	N	N	Y	Y
CLTS	Y	N	N	Y
HLT	Y	N	N	Y
CRn アクセス	Y	N	N	Y
DRn アクセス	Y	N	N	Y
TRn アクセス	Y	N	N	Y

Y：実行可能

N：実行不可能

9. ページング

セグメントはメモリの論理単位であるが、セグメントの長さが一様でないので不都合になる場合がある。そこで、ページング機能を導入する。ページは、メモリの物理的単位でその長さが一定の4Kである。ページング機能を導入することにより、セグメントの不都合をなくすることが可能である。

9.1 PとAビット

図2・11に示すように、セグメントのディスクリプタのアクセスバイトにPとAビットがある。図9・1に示すように、仮想メモリの大きさがタスク当たり 2^{46} バイトであるのに対し、実メモリは 2^{32} バイトしかない。したがって、仮想メモリにあるプログラムセグメントを、一度にすべて実メモリにロードすることは不可能である。Pビットは、セグメントが実メモリにロードされているかを示すビットである。Pビットが1であるディスクリプタは、そのセグメントが実メモリにロードされていることを意味する。




図 9・1 PとAビット

次の命令を考察しよう。

MOV DS, AX

ただし、AXが図9・1に示すように、GDTまたはLDTのディスクリプタ#2を指し示すとする。ディスクリプタ#2がCPUのディスクリプタレジスタにロードされたら、CPUのファームウェアが、ディスクリプタのAビットを自動的にセットする。しかし、CPUのファームウェアはAビットをリセットしない。したがって、セグメントは一度でもアクセスされたら、そのAビットがセットされ、そして、セットされたままである。

次の命令を考察しよう。

MOV ES,AX

ただし、AX がディスクリプタ #1 を指し示すとする。ディスクリプタ #1 の P ビットが 0 なので、このディスクリプタが記述するセグメントは、実メモリにロードされていないはずである。したがって、上記の命令を実行すると障害 #11 が発生する。一般に、その割り込み処理ルーチンがローダでアクセスしようとするセグメントを、仮想メモリより実メモリへロードする。実メモリの空いている領域を探し、セグメントをそこへロードする。ロードしたら、ディスクリプタの P と A ビットをセットし、ロードした実メモリの番地をディスクリプタへ登録する。

空いている領域がない場合、ローダがディスクリプタ #0 のような、P=1 と A=0 であるディスクリプタを探す。このようなディスクリプタが記述するセグメントは、実メモリにはロードされているが、一度もアクセスされていない。このようなセグメントが占める実メモリ上の領域に、アクセスしようとするセグメントをロードすれば良い。実メモリにあるセグメントを、ディスクに格納しなければならない場合がある。P=1 と A=0 であるディスクリプタがなければ問題になる。このような状態にならないように、OS が、普通、定期的に A ビットをリセットする。そうすると、あまりひんぱんにアクセスされないセグメントを記述するディスクリプタ内の A ビットがリセットされ、あまりアクセスされないセグメントが占める領域に、アクセスしようとするセグメントをロードすることになる。

このようにして問題が解決されるが、実メモリにあるセグメントの長さが一般にアクセスしようとするセグメントの長さとは異なる。ロードしようとするセグメントより大きい領域を見付けなければならない。そこで、ページング機能を導入する。セグメントの代わりに、長さが一様（4 K バイト）であるページを使用する。ページを使用することにより、セグメントの長さが異なる問題が解決される。ページング機能を実施する場合、ディスクリプタの P と A ビットの代わりに、ページ用の別の P と A ビットを使用する。

9.2 リニアアドレスと実番地

CPU 中にコントロールレジスタの一つである **CR0** があり、そのビット 31 (**PG ビット**) をセットすればページング機能が働く。ページング機能は、保護モードで実施しなければならないので、CR0 のビットの設定は次のようになる。

PG ビット (ビット 31)	PE ビット (ビット 0)	
0	0	実アドレスモード
0	1	保護モード
1	0	予 約
1	1	ページング機能実施

リニアアドレスは、セグメントユニットが出力する 32 ビットの番地である。ページング機能を実施しない場合、リニアアドレスは実番地になる。ページング機能が動作する場合、図 9.2 に示すようにリニアアドレスをページングユニットに入力し、32 ビットの実番地に換算する。**CR3** レジスタにメモリにあるディレクトリの実番地が格納されている。ディレクトリの実番地は 4 K の整数倍である。リニアアドレスのビット 22~31 (10 ビット) を、ディレクトリのインデックスとして使用し、4 バイトのエントリー (項目) を見付ける。ディレクトリのエントリー数が 1 K で、ディレクトリの長さが 4 K バイトになる。

ディレクトリのエントリーの内容が、メモリに存在するページテーブルの実番地である。ページテーブルの実番地も 4 K の整数倍である。リニアアドレスのビット 12~21 (10 ビット) をページテーブルのインデックスとして使用し、4 バイトのエントリーを見付ける。ディレクトリのように、そのエントリー数も 1 K である。

ページテーブルのエントリーの内容はページの番地であり、ページは実メモリの物理単位である。ページの長さは 4 K バイトである。ページの番地も、4 K の整数倍である。リニアアドレスのビット 0~11 をオフセットとして使用し、ページの実番地に加算し、ページ内の実番地を算出する。このようにして、CPU のページングユニットがメモリに存在するディレクトリとページテーブルを利用し、32 ビットのリニアアドレスを 32 ビットの実番地に換算する。




図 9・2 ページングユニットの機能

9.3 リニアアドレスから実番地への変換例

図9.3に示すように、4834056 H というリニアアドレスを実メモリに変換する。CR3レジスタに、ディレクトリの実番地（5000H）が格納されている。リニアアドレスのビット31～22（12H）をディレクトリのインデックスとして使用する。ディレクトリのエントリーのオフセット（4*12H）が得られる。したがって、エントリーの実番地は5048Hである。




図 9.3 リニアアドレスから実番地への換算例

求めているページテーブルの実番地のビット31～12は、ディレクトリのエントリーの内容のビット31～12（0000BH）に格納されている。リニアアドレスのビット21～12（34H）をページテーブルのインデックスとして使用し、ディレクトリの場合と同様に、ページテーブルのエントリーの実番地（0B0D0H）を求める。

ページテーブルエントリーの内容のビット31～12（3000H）が、実メモリ上

のページ番地のビット 31～12 である。このページ番地に、リニアアドレスのビット 11～0 (56H) であるオフセットを結び付け、求める実番地 (3000056H) が得られる。

上の例において、セグメントユニットが出力した 4834056H というリニアアドレスを、ページングユニットにより 3000056H という実番地に換算する。実番地を算出する際、実メモリに存在するディレクトリとページテーブルを利用する。図 9・3 にはページテーブルを一つしか示さないが、ページテーブル数は最大 1 K である。

OS が、ディレクトリとページテーブルの内容を管理することにより、 2^{32} バイトの実メモリをページ単位でタスク当たり 2^{46} バイトのプログラムに割り当て管理する。CPU のページングユニットは、ディレクトリとページテーブルによりリニアアドレスを実番地に変換する。この番地変換機能をページング機能と言い、OS のメモリ管理をサポートする。

9・4 ディレクトリのエントリー (項目)

図9・4 (a) にディレクトリのエントリーのフォーマットを示す。P ビットは、項目が不正かを示す。P ビットが1 場合には、番地換算に項目が使用できるが、P ビットが0 の場合使用できない。R/W と U/S ビットは、ページ保護機能に使用される (9・6 節を参照のこと)。





図 9・4 エントリーのフォーマット

A ビットは、ディスクリプタの A ビットと同じ意味を持つ。つまり、プログラムが、そのエントリーの記述する領域内の番地にアクセス (読み取りまたは書き込み) をする時に、A ビットが CPU のファームウェアによりセットされる。CPU のファームウェアは、このビットをリセットしない。いったんセットしたら、プログラムがリセットするまで、このビットはセットされたままである。

ビット 9 ~ 11 は、ユーザが使えるビットである。ページテーブルの実番地のビット 12 ~ 31 は、エントリーのビット 12 ~ 31 に格納されている。ページテーブルの実番地は 4 K の整数倍なので、そのビット 0 ~ 11 はすべて 0 である。

9・5 ページテーブルの エントリー（項目）

図9・4（b）に、ページテーブルのエントリーのフォーマットを示す。Pビットは、ディレクトリのエントリーのPビットと同じ意味を持つ。R/WとU/Sビットは、ページ保護機能に使用される（9・6節で説明する）。

Aビットはアクセスビットである。つまり、プログラムが、このエントリーの記述するページにアクセスする時に、CPU ファームウェアによりセットされる。ディレクトリのエントリーと同様に、CPU ファームウェアはAビットをリセットしない。

9・1節で説明したように、ページテーブルエントリーのPとAビットは、実メモリ上のページ管理に使用される。つまり、仮想メモリと実メモリ間にページをスワップする時に、Pビットが1でAビットが0であるエントリーの記述するページを、実メモリより仮想メモリへ転送する。

Dビットは、そのエントリーの記述するページが書き込まれたかを示す。プログラムがページにデータを書き込む時に、CPU ファームウェアがDビットをセットする。Aビットと同様、CPU ファームウェアはこのビットをリセットしない。

エントリーのビット12～31に、ページの実番地のビット12～31が格納されている。ページの実番地も4Kの整数倍なのでそのビット0～11はすべて0である。

9.6 ページ保護機能

ディレクトリとページテーブルの項目の R/W と U/S ビットによる保護機能は、特権単位 0、1 と 2 のプログラムには該当しない。ページに対し、特権単位 3 のプログラムの持つアクセス権は、これらのビットにより次のように決まる。

U/S	R/W	特権単位 3 のアクセス権
0	X	なし
1	0	読み取りのみ
1	1	読み取りと書き込み

上の表からわかるように、U/S ビットが 0 の場合、R/W ビットの値にかかわらず、特権単位 3 のプログラムは、そのページにアクセスすることが不可能である。特権単位 0、1 と 2 のプログラムのアクセス権は、セグメントディスクリプタのアクセスバイトで決まる。

ページテーブルとディレクトリの項目のビットの値が一致しない場合、狭いアクセス権を示すビットの方が支配的になる。例として、次のようなビットパターンを考察してみる。

	U/S	R/W	アクセス権
ディレクトリの項目	1	0	読み取りのみ
ページテーブルの項目	1	1	読み取りと書き込み

上の表からわかるように、ページテーブルの項目のビットの値によると、特権単位 3 のプログラムはそのページに対し、読み取りと書き込みのアクセス権を持つが、ディレクトリの項目のビットの値によると、書き込みアクセス権を有しない。この場合に、ディレクトリの項目のビットの方が支配的になり、プログラムは読み取りしかアクセスすることはできなくなる。

また、ページング機能が実施されている場合でも、3 章で説明された**セグメント保護機能**が働く。セグメント保護機能と**ページ保護機能**によるアクセス権が矛盾している場合、狭いアクセス権を取る。たとえば、セグメント保護機能により領域にデータを書き込むことが不可能ならば、ページの R/W ビットの値に関係

なく、すべての特権準位のプログラムはこの領域に書き込み権を持たなくなる。

ディレクトリ、またはページテーブルの項目のPビットが0の場合、すべての特権準位のプログラムは、そのページにアクセスすることが不可能である。R/WとU/Sビットによるアクセス権がない場合、またはPビットが0の場合に、そのページにアクセスするとフォールトである**例外#14**が発生する。例外#14が発生した場合、CPUファームウェアが次のことをする。

- ① ページフォルトエラーコードをスタックにプッシュする。
- ② アクセスしようとするリニアアドレスを**CR2**のコントロールレジスタに転送する。

スタックにプッシュされるエラーコードのビット2, 1, 0は次の意味を持つ。



(1) **Pビット=0** ディレクトリ、またはページテーブルの項目のPビットは0である。特権準位0, 1, 2または3のプログラムがこの例外が発生した。

(2) **Pビット=1** ディレクトリとページテーブルの両方の項目のPビットが1である。したがって、このコードはR/WとU/Sビットによるアクセス権がなく、特権準位3のプログラムが発生した例外を意味する。

(3) **aビット=0** 読み取り権がないのに読み取ろうとし、例外になった。特権準位3のプログラムが発生する例外である。

(4) **aビット=1** 書き込み権がないのに書き込もうとし、例外になった。特権準位3のプログラムが発生する例外である。

(5) **Iビット=0** 特権準位0, 1または2のプログラムが発生する例外である。Pビットも0であるわけである。

(6) **Iビット=1** 特権準位3のプログラムが発生する例外である。

エラーコードのビットパターンをまとめると、下の表のようになる。

I	a	P	原因
0	0	0	特権準位0, 1または2のプログラムが読み取ろうとした
0	0	1	ありえない
0	1	0	特権準位0, 1または2のプログラムが書き込もうとした
0	1	1	ありえない

9. ページング

I	a	P	原因
1	0	0	特権準位 3 のプログラムが次の理由で発生した例外である <ul style="list-style-type: none"> • P ビット=0 • 読み取り権がないのに読み取ろうとした
1	0	1	特権準位 3 のプログラムが、読み取り権がないのに読み取ろうとした
1	1	0	特権準位 3 のプログラムが、次の理由で発生した例外である <ul style="list-style-type: none"> • P ビット=0 • 書き込み権がないのに書き込もうとした
1	1	1	特権準位 3 のプログラムが、書き込み権がないのに書き込もうとした

9・7 TLB (Translation Lookaside Buffer)

ページング機能が実施されている場合、CPU がリニアアドレスを実番地に変換するが、ディレクトリとページテーブルにアクセスするには相当な時間がかかる。そこで、ページテーブルの項目をあらかじめ CPU の中に格納しておくことにより、番地変換スピードが早くなる。

ページングユニットの **TLB** はそのためである。図 9・5 に示すように、TLB は二つのフィールドからなる。ページテーブルデータフィールドにページテーブルの項目が格納され、タグフィールドには、その項目に対応するリニアアドレスのビット 31～12 が格納される。TLB には 32 個の項目を格納することが可能である。

ページテーブルデータフィールドに格納される R/W と U/S ビットは、ページテーブルの項目の写しよりも、ページテーブルとディレクトリのうち、少ないア




図 9・5 TLB

9. ページング

クセス権を表すビットパターンである。次表にいくつかの例を示す。

ディレクトリの項目		ページテーブルの項目		TLBに格納されるビット	
U/S	R/W	U/S	R/W	U/S	R/W
0	0	1	0	0	0
0	1	1	1	0	1
1	1	1	0	1	0




図 9・6 ページングユニットの動作原理

ページングユニットがリニアアドレスを実番地に変換する際、リニアアドレスのビット 31～12 を TLB のタグフィールドで検索し、見つけた場合、TLB のページテーブルデータフィールドに格納されている実番地を番地変換に使用する。

見つけられなかった場合、9・2 節で説明した通り、CPU がディレクトリを通し、ページテーブルまで見にいかなければならない。そして、アクセスしたページテーブルの項目を TLB に格納する。ただし、U/S と R/W ビットはディレクトリの項目より写す場合もある。TLB が一杯になっていた場合、項目の置換を行う。置換する項目を選定するには、**LRU (Least Recently Used)** アルゴリズムを使う。LRU とは、最近最もアクセスされていないものを置換する項目として選定するアルゴリズムである。

図 9・6 に、ページングユニットの番地変換の動作の流れを示すフローチャートを示す。リニアアドレスのビット 31～12 が TLB のタグと一致した場合、**ヒット (HIT)** と言い、タグの内容のどれとも一致しない場合、**ミス (MISS)** と言う。マルチタスクシステムの場合、ヒットする確率が 98 % である。したがって、80386 はほとんどディレクトリやページテーブルへ見に行く必要がない。

9・8 TLBのテスト

図9・7に示すように、TLBは四つのユニットからなり、各ユニットに8個の




図9・7 テストレジスタによるTLBのテスト

エントリーを格納する。TLB をテストレジスタを使ってテストすることが可能である。テストする内容は、TLB からエントリーを読み取る事と TLB にエントリーを書き込む事である。

TLB にエントリーを書き込む場合、次のように命令を実行する。

MOV TR7,EAX (実番地を設定する)

MOV TR6,EBX (TLB への書き込みを実施する)

図 9・7, そして上記の命令からもわかるように、まず **TR7** レジスタのビット 31~12 に TLB に書き込む実番地を設定しておく。この時に、TR7 レジスタのビット 4 に転送される値により、書き込む TLB の位置が決まる。

TR7 のビット 4 $\begin{cases} 0: \text{TLB の内部回路で決まる} \\ 1: \text{TR7 のビット 3 と 2 に転送される値で決まる} \end{cases}$

ビット		書き込むエントリーの位置
3	2	
0	0	TLB のユニット 0
0	1	TLB のユニット 1
1	0	TLB のユニット 2
1	1	TLB のユニット 3

次に **TR6** レジスタに、TLB に書き込む他のデータを次のように転送する。

ビット 31~12	リニアアドレス
ビット 11	P ビット
ビット 10	D ビット
ビット 9	D ビットの反転値
ビット 8	U/S ビット
ビット 7	U/S ビットの反転値
ビット 6	R/W ビット
ビット 5	R/W ビットの反転値
ビット 0	0 (書き込みを実施する)

上記のデータを TR6 レジスタに転送した時に、TR7 レジスタに設定した実番地と TR6 に転送したリニアアドレス、および P, D, U/S と R/W ビットの値を TLB に書き込む。TR6 レジスタのビット 0 に 0 を転送しなければならない。

TLB よりエントリーを読み取る場合、次のように命令を実行する。

9. ページング

MOV TR6,EAX

TR 6 レジスタに次のデータを転送することにより、TLB からの読み取りを実施する。

ビット 31～12	リニアアドレス
ビット 0	1

ビット 0 をセットする事により、ビット 31～12 に転送するリニアアドレスに対応する実番地を、TR 7 レジスタのビット 31～12 に転送する。TR 7 レジスタのビット 4 は、エントリーを TLB より読み取る時に、ヒット (HIT) またはミス (MISS) に当たったかを示す。

ビット 4 $\begin{cases} 1: \text{ヒット (HIT)} \\ 0: \text{ミス (MISS)} \end{cases}$

ミスの場合、TR 7 レジスタの内容は定義されない。

10. 仮想86モード

8086 ソフトウェアを、80386 の実モード、または仮想 86 モードで実行することが可能である。仮想 86 モードも保護モードにあるので、8086 ソフトウェアを他の保護のプログラムと同時に、実モードに戻らずに実行することができる。また、仮想 86 モードでは、CPU が 2^{32} バイトの実メモリにアクセスする事が可能なので、ページング機能を利用する事により、8086 が本来占領している 1 M の空間を、実メモリのどの領域にも写象することができる。

10・1 セグメントユニットの動作とVMビット

仮想 86 モードでは、セグメントのディスクリプタレジスタの内容は次のようである。

セグメントの実番地部	16*セクタレジスタの内容
セグメントの大きさ部	OFFFHH
セグメントの属性部	DPL=3 G=0 P=1 ED/C=0 A=1 W/R=1 E { CSレジスタの場合=1 D=0 その他の場合=0

ディスクリプタレジスタの内容からわかるように、セグメントユニットは実モードと同様に動作するが、プログラムは特権単位 3 にある。また、EFLAGS レジスタの VM と言う、新しいビットがセットされている。普通の保護モードでは、VM ビットが 0 である。VM ビットのセットとリセットについては、10・5 節で説明する。

10・2 保 護 機 能

次の命令は、保護モードでは CPL=0 のプログラムしか実行できない。仮想 8086 モードでは CPL=3 なので、これらの命令を実行すると障害 #13 が発生する。

MOV CR _n , REGISTER	MOV REGISTER, CR _n
MOV DR _n , REGISTER	MOV REGISTER, DR _n
MOV TR _n , REGISTER	MOV REGISTER, TR _n
LGDT	LIDT
LMSW	CLTS
HLT	

次の命令は仮想 86 モードでは知られていないので、実行すると障害 #6 が発生する。

LLDT	SLDT
LTR	STR
LAR	LSL
VERR	VERW
ARPL	

FLAGS レジスタのビット 13 と 12 を IOPL ビットという。IOPL=3 (3 が仮想 86 モードで実行するプログラムの特権準位である) という条件を満たさない場合、次の命令を実行すると障害 #13 が発生する。

```
CLI, STI, POPF/POPF, PUSHF/PUSHF,
IRET/IRETD,
INT    n
```

ただし、n=3 の場合、トラップ #3 が発生する。

IN, OUT, INS と OUTS などの I/O 命令を実行する時に IOPL ビットの値と関係なく、CPU が TSS の I/O 番地ビットマスクを見に行く。I/O 番地に対応するビットマスクが 1 ならば障害 #13 が発生する。ビットマスクが 0 の場合、I/O 命令を正常に実行する。I/O 番地ビットマスクについては、8・7 節を参照のこと。

10・3 タスク切り換えによる モード遷移

図 10・1 に示すように、タスク切り換えにより保護モードから仮想 8086 モードへ遷移する。仮想 86 モードのタスクの TSS に、EFLAGS の VM ビットは 1 でなければならない。




図 10・1 タスク切り換えによる保護と仮想 86 間のモード遷移

割り込みによるタスク切り換えで、仮想 8086 モードから保護モードへ戻る。保護モードのように割り込みでタスク切り換えをするには、割り込みに対応する IDT の項目がタスクゲートでなければならない。保護モードのタスクの TSS に、EFLAGS の VM ビットが 0 でなければならない。

タスク切り換えにはいろいろな方法があるが、仮想 8086 モードから保護モードへ戻るには、割り込みによるタスク切り換えしか使用できない。したがって、保護モードより仮想 8086 モードへ入るには、IRET 命令によるタスク切り換えが妥当であるが、どのタスク切り換え方法でもモード遷移を行える。

10・4 同一タスク内のモード遷移

仮想 8086 モードのタスクが実行している間、割り込みが発生すると、保護モードと同様に制御移行が行われる。つまり、CPU が IDT へ見にいき、IDT の項目が割り込みまたはトラップゲートの場合、5 章で説明した同一タスク内の制御移行が行われる。保護モードでの制御移行と異なる点は、次のようになる。

- ① CPU の EFLAGS レジスタの VM ビットがリセットされる。

このような制御移行で、CPU が保護モードへ戻る。10・3 節で説明したモード遷移とは異なり、この場合、同一 TSS を使用するの、制御移行の行先が割り込み処理ルーチンとなる。VM ビットがリセットされたので、割り込み処理ルーチンが保護モードで実行される。CPU の EFLAGS レジスタの VM ビットがリセットされたが、スタックにプッシュされているフラグの VM ビットは 1 となる。このようなモード遷移を図 10・2 に示す。




図 10・2 同一タスク内のモード遷移

- ② 特権単位 3 より特権単位 0 に移行する。

仮想モードでは、プログラムは特権単位 3 で実行する。上述した制御移行をする時には、割り込み処理ルーチンが特権単位 0 になければならない。しかも、コードセグメントのディスクリプタの C ビットが 0 であること。この二つの条件を満たさない場合、正常な制御移行をせずに障害 #13 が発生する。

- ③ 特権単位 0 のスタックのイメージが異なる。

10. 仮想 86 モード

コードセグメントの特権準位が3から0に変わるので、スタックの特権準位も変わるが、特権準位0のスタックのイメージは図10・3に示され、一般の保護モードと異なる。保護モード内の制御移行の場合、特権準位0のスタックにSS, ESP, EFLAGS, CS と EIP レジスタしかプッシュされてないが、仮想 8086 モードにより保護モードへ制御移行をする場合、図に示すように、GS, FS, DS と ES レジスタもプッシュされている。なぜならば、これらのレジスタの内容が、セクタよりも仮想 8086 モードの 8086 プログラムセグメントのベース番地なので、保護モードの割り込み処理ルーチンでは使用できないからである。




図 10・3 特権0のスタックイメージ

④ DS, ES, FS と GS セレクタレジスタがリセットされる。

上記のように、これらのセレクタレジスタが準位0のスタックにプッシュされた後、リセットされる。

割り込み処理ルーチンの最後の命令 (IRETD) を実行すると、スタックにプッシュされた EFLAGS をポップし、CPU 中の VM ビットがセットされ、再び仮想 8086 モードに戻る。スタックにプッシュされた、GS, FS, DS と ES もそれぞれのセレクタレジスタにポップされる。IRETD 命令は準位0のプログラムで実行しなければならない。IRET 命令は使えないので注意を要する。

10・5 仮想 8086 モードにおける割り込みと VM ビットの変化

10・2 節～10・4 節で説明した内容を、別の角度から述べてみる。仮想 8086 モードでは、CPU 中の VM ビットが 1 で、POPFD 命令ではリセットされない。VM ビットがリセットされるのは、割り込み、または例外が発生する時のみである。また、PUSHF 命令で EFLAGS をプッシュした時に、スタックイメージ上の VM ビットは必ず 0 になっている。

仮想 8086 モードで、割り込み、または例外が発生したら、CPU の VM ビットが必ずリセットされる。CPU が IDT へ見にいき、割り込み番号に対応する IDT 項目が割り込み、またはトラップゲートの場合、保護モードの処理ルーチン




図 10・4 仮想 86 モードにおける割り込み/例外

に入る。このような制御移行は、10・4 節で記述されている。

IDT の項目がタスクゲートの場合、タスク切り換えを行う。図 10・4 のように、新規タスクの TSS の VM ビットが 0 ならば、保護モードのタスクへ切り換える。このようなタスク切り換えは、10・3 節で記述されている。

新規タスクの TSS の VM ビットが 1 ならば、CPU の VM ビットが再びセットされ、仮想 8086 モードの他のタスクへ切り換える。この新規タスクから前のタスクへ戻るには、IRET 命令 (NT ビット=1) を実行する。IRET 命令で、VM ビットはリセットされないで保護モードには戻らない。

割り込み、または例外以外の手段 (CALL, JMP または IRET 命令) によるタスク切り換えて、仮想 8086 モードから保護モードに戻るかいなかというと、CALL, JMP または IRET 命令を実行した時に、割り込み、または例外と異なり、CPU の VM ビットはリセットされない。CPU の VM ビットがセットされたままで、タスク切り換えを行う。たとえ、新規タスクの TSS の VM ビットが 0 であっても、CPU の VM ビットが 1 の場合、タスク切り換えする際、EFLAGS の下位の 16 ビットしか更新されないで、CPU の VM ビットはリセットされない。したがって、割り込みまたは例外以外の手段によるタスク切り換えでは、保護モードに戻る事は不可能である。

10・6 仮想 8086 モードにおけるページング

仮想 8086 モードでページング機能を使用する事は可能である。しかし、このモードでは、コードセグメントが特権準位 3 にあるので、CR0 レジスタを変更する事は不可能である。したがって、ページング機能を動作させるには、あらかじめ保護モードで CR0 レジスタのビット 31 (PG ビット) をセットしておいて、仮想 8086 モードに入らなければならない。

仮想 8086 モードで、リニアアドレスは実モードと同様に計算され、一般に 20 ビットになる。あふれる場合、繰り上げビットは、ビット 20 に繰り上がる。図 10・5 に示すように、リニアアドレスのビット 31～22 は必ずすべて 0 であるので、ディレクトリの最初のエントリーのみが参照される。したがって、一つのページテーブルだけを使用する事になる。また、ビット 21 も 0 なので、最大ページテーブルの 272 個のエントリーしかアクセスしない。これは、実メモリの (1 M + 64 K) バイトの領域に相当するものである (繰り上げビットが発生した場合)。

10・5 節で記述したように、仮想モードで保護モードに戻らず、一つのタスクから他のタスクへ切り換えることは可能である。タスク切り換えをする際、CR3 レジスタも更新されるので、図 10・6 に示すように、各タスクに一つのディレク




図 10・5 仮想 86 モードのページング機能

10. 仮想 86 モード




図 10・6 ページング機能を利用する複数タスクシステム

トリと一つのページテーブルを割り当てられる。各ページテーブルは、実メモリ (1 M+64 K) の領域に写象され、実メモリの全体の空間を利用する事が可能である。また、図 10・6 に示すように、各タスクの占める領域が重なる場合もある。この重なる部分は、普通、OS のルーチンまたは共通なデータのような領域に割り当てられる。

10・7 8086 の OS

仮想 8086 モードでアプリケーションプログラムが OS のプロシージャを呼び出すのに、図 10・7 に示すように、CALL または INT 命令を実行する。CALL 命令の場合には、8086 の CPU と同様に制御を移行するので問題はない。しかし、INT 命令の場合は、特権準位が 3 から 0 に変わり保護モードに入る。特権準位 0 にある保護モードの割り込み処理ルーチン（IF ルーチン）が、IRETD 命令を実行して制御を特権準位 3 にある本来の OS ルーチンに移行する。このように、制御を直接に特権準位 3 にある OS ルーチンに移行せずに、特権準位 0 にある IF ルーチンを経由する。IRETD 命令で仮想 8086 モードの特権準位 3 の OS ルーチンへ制御移行する前に、スタックを図 10・8 に示すように修正する。つまり、CS と EIP を OS ルーチンの先頭番地に変更する。




図 10・7 OS ルーチンの呼び出し

特権準位 3 にある OS のルーチンは、元の 8086 ルーチンで INT 命令で呼び出されるので、最後の命令が IRET である。したがって、特権準位 3 のスタックを図に示すイメージにしなければならない。特権準位 0 のスタックにプッシュされた ESP (特権準位 3 のスタックのポインタ) も変更する。特権準位 0 のスタックイメージの修正と、特権準位 3 のスタックの設定を保護モードの IF ルーチンが、

10. 仮想 86 モード




図 10・8 スタックの修正と設定

IRETD 命令の実行前に済ませなければならない。

以上まとめると、特権レベル 0 の IF ルーチンが IRETD 命令を実行する前に、次の事をする。

- ① 特権レベル 0 のスタックにプッシュされた **CS:EIP** を OS ルーチンの先頭にする。
- ② OS ルーチンから **IRET** 命令で仮想 8086 モードのアプリケーションプログラムへ戻れるように **CS:IP** (戻る番地) と **FLAGS** を特権レベル 3 のスタックに設定する。
- ③ 特権レベル 0 のスタックにプッシュされた **ESP** を、特権レベル 3 のスタックの **IP** に指し示すように修正する。

10・8 80386 の OS

図 10・9 に示すように、特権準位 3 にある仮想 8086 モードのプログラムは、特権準位 0 にある保護モードの 80386 の OS サービスを利用する場合がある。サービスルーチン呼び出すには、INT 命令を実行して、いったん IF ルーチンを経由しなければならない。なぜなら、割り込み以外の方法では、特権準位 0 の保護モードに入れないからである。この上に、普通、サービスルーチンが保護モードの 32 ビットのアプリケーションプログラム用に作成されているので、IF ルーチンが必要である。仮想 8086 モードのアプリケーションプログラムが用意したパラメータを、OS のサービスルーチンに引き渡さなければならない。IF ルーチンが、このパラメータを保護モードの 32 ビットスタックにプッシュする。サービスルーチンから見た場合、パラメータが、あたかも保護モードのアプリケーションプログラムより引き渡されたように、スタックへ設定しなければならない。




図 10・9 保護モードの 80386 OS サービスルーチンを利用する

11. ソフトウェア開発

実モードのソフトウェアは、8086と同様にプログラムのみからなるが、保護モードとなると、プログラムの外にディスクリプタテーブルも必要である。プログラムとディスクリプタテーブルからなるソフトウェアの開発には、ビルダ (BLD 386) という新しいソフトウェア開発ツールを使用する。例をあげ、ソフトウェア開発を説明する。

11・1 コールゲートの呼び出し

一例として、図 11・1 に示すように、特権準位 3 にあるアプリケーションタスクをあげる。かりに、アプリケーションタスクが特権準位 0 にある OS プロシージャを呼び出す。この制御移行においては、特権準位が変わるのでコールゲートを使わなければならない。図 11・2 に、アプリケーションタスクと OS プロシージャのリスティングを示す。アプリケーションタスクでコールゲートを呼び出すには、次の命令を実行する。

```
CALL    PROC_GATE
```

ただし、PROC_GATE は OS プロシージャ名でなく、コールゲートの名称である。コールゲート名は、プログラムでは次のように宣言する。

```
EXTRN   PROC_GATE:FAR
```

コールゲート名は、プログラマが与える名称である。コールゲートは、ビルドファイルの中に定義される。ビルドファイルは、11・2 節で説明する。

この例のソフトウェアでは、特権準位 0 と 3 を使用するので、二つのスタックセグメントが必要である。このスタックは、それぞれ次のように定義する。

```
STACK0    STACKSEG    4096
STACK3    STACKSEG    4096
```




図 11・1 特権準位間制御移行


```

NAME PROGEXAM
EXTRN  PROC_GATE:FAR
PUBLIC IO_PROC
STACK0 STACKSEG 4096
STACK3 STACKSEG 4096

DATA SEGMENT RW
ANY DS ?
DATA ENDS

CODE3 SEGMENT ER
START:
...
PUSH EAX ;パラメータ
CALL PROC_GATE
...
CODE3 ENDS

```

アプリケーションタスク

```

CODE0 SEGMENT ER
IO_PROC PROC FAR
...
IO_PROC ENDP
CODE0 ENDS

```

OS プロシージャ

```

END START,DS:DATA,SS:STACK3

```

図 11・2 アプリケーションタスクと OS プロシージャのリスタイング

ただし

STACK0, STACK3 (セグメント名)
 STACKSEG (予約語)
 4096 (スタックセグメントのバイト数)

11・2 ビルドファイル

ビルドファイルは、新しいファイルでディスクリプタテーブルを記述する。ビルドファイルの内容の例を、図 11・3 に示す。BLDEXAM はプログラム ID である。SEGMENT は予約語で、セグメントの属性等を定義する。この例では、二つのコードセグメント、一つのデータセグメントと二つのスタックセグメントの属性の定義を示す。各セグメントの属性を次のように定義する。

```
BLDEXAM;

SEGMENT
    PROGEXAM.CODE0    (DPL=0),
    PROGEXAM.CODE3    (DPL=3),
    PROGEXAM.DATA      (DPL=3),
    PROGEXAM.STACK0    (DPL=0),
    PROGEXAM.STACK3    (DPL=3);

GATE
    PROC_GATE(ENTRY=IO_PROC,
              DPL=3,
              WC=1,
              CALL);

TABLE
    APPL_LDT(ENTRY=(PROGEXAM.CODE3,
                    PROGEXAM.DATA,
                    PROGEXAM.STACK0,
                    PROGEXAM.STACK3));

TASK
    APPL_TSS(OBJECT=PROGEXAM
            LDT=APPL_LDT,
            DPL=3,
            STACKS=(PROGEXAM.STACK0));

TABLE
    GDT(ENTRY=(PROGEXAM.CODE0,
               APPL_LDT,
               APPL_TSS,
               PROC_GATE));

END;
```

図 11・3 ビルドファイルの例

PROGEXAM.CODE0 (DPL=0)

PROGEXAM がプログラムのモジュール名で、CODE0 がコードセグメントの名称である。DPL は予約語で、DPL=0 はこのセグメントの特権単位が 0 である事を指定する。

GATE は、予約語でコールゲート、割り込みゲート、トラップゲートとタスクゲートを定義する。この例のソフトウェアはコールゲートしかなく、次のように定義する。

```
PROC_GATE(ENTRY=IO_PROC,
          DPL   =3,
          WC    =1
          CALL);
```

PROC_GATE がコールゲートの名称で、プログラムで CALL 命令により呼び出される。4・4・1 節で説明したように、コールゲートの内容は、行先プロシージャの先頭論理番地である。ENTRY は予約語で先頭番地を定義するが、プロシージャの名称 (IO_PROC) を指定すればよい。ただし、IO_PROC はプログラムで PUBLIC の名称として宣言しなければならない。DPL=3 は、このコールゲートの特権単位が 3 である事を指定する。WC は予約語で、WC=1 はパラメータ数が 1 である事を指定する。つまり、アプリケーションタスクが OS のプロシージャを呼び出す際、一つのパラメータ (32 ビット) が引き渡される事を意味する。4・4・2 節で説明したように、特権単位 3 のスタックから特権単位 0 のスタックへパラメータを写す時には、WC で指定されている数値に従う。CALL は、予約語でこのゲートがコールゲートである事を示す。

TABLE は予約語で、LDT, GDT と IDT というディスクリプタテーブルを定義する。最初の TABLE は LDT を次のように定義する。

```
TABLE  APPL_LDT(ENTRY=(PROGEXAM.CODE3,
                        PROGEXAM.DATA,
                        PROGEXAM.STACK0,
                        PROGEXAM.STACK3))
```

APPL_LDT は LDT セグメントの名称である。ENTRY は予約語でテーブルの内容 (ディスクリプタ) を指定する。この場合、PROGEXAM.CODE3, PROGEXAM.DATA, PROGEXAM.STACK0 と PROGEXAM.STACK3 と

11. ソフトウェア開発

いうセグメントのディスクリプタを登録する。

TASK は予約語で、**TSS** を次のように定義する（**TSS** については 6・4 節を参照のこと）。

```
TASK  APPL_TSS (OBJECT=PROGEXAM,  
                LDT      =APPL_LDT,  
                DPL      =3,  
                STACKS=(PROGRAM.STACK0))
```

APPL_TSS は **TSS** のセグメント名である。**OBJECT** は予約語で CPU レジスタの初期値を定義するが、ここに **PROGEXAM** というモジュール名が指定される（図 11・2 を参照のこと）。このモジュールの最後の **END** 擬似命令が、次のように記述されている。

```
END  START,DS:DATA,SS:STACK3
```

START がプログラムの先頭で、その論理番地を **CS** と **EIP** の初期値として登録する。**DATA** は、データセグメントの名称で、このセグメントを記述するディスクリプタのセクタを、**DS**、**ES**、**FS** と **GS** レジスタの初期値として登録する。**STACK 3** はスタックセグメントの名称で、そのディスクリプタのセクタを **SS** レジスタの初期値として登録する。**ESP** レジスタの初期値を 0 とする。

TSS の定義に戻るが、**LDT** は予約語であり、**LDT** 名を指定する事により **LDT** のセクタを定義する。**DPL** は **TSS** の特権準位を指定する。**STACKS** は予約語で、特権準位間を制御移行する際に、**SS** レジスタに転送される更新値を定義する。この場合、**PROGRAM.STACK0** を指定するが、それは特権準位 0 へ制御を移行する時に、**SS** レジスタに **PROGRAM.STACK0** を記述するディスクリプタのセクタを更新値として転送する事を意味する。他の特権準位（1 と 2）に対する更新値は定義されていない。6・4 節で説明したように、特権準位 3 のための更新値は不要である。

最後に **TABLE** が再び指定されるが、これは **GDT** を定義する。**GDT** に次のセグメントのディスクリプタを登録する（注：**GDT** は予約語である）。

```
PROGEXAM.CODE0 (OS プロシージャが入っているセグメント  
                なので、グローバル空間に割り当てる)
```

```
APPL_TSS (TSS のディスクリプタを、必ず GDT に登録する)
```

```
APPL_LDT (LDT のディスクリプタも、必ず GDT に登録する)
```

PROC_GATE (すべてのタスクが参照することが可能になるように、共通項目としてコールゲートを GDT に登録する)

最後に、END という予約語が記述される。END はビルドファイルの最後を表す。

セグメントの定義

8086 プログラムと異なり、図 11・2 に示すように、セグメントの定義において次の属性を指定する。

ER：コードセグメントの内容をデータとして読み取ることが可能である。

EO：コードセグメントの内容をデータとして読み取るとは不可能である。

RW：データセグメントに書き込むことが可能である。

RO：データセグメントに書き込むことは不可能である。

上の属性とアクセスバイトのビットとは次の関係を有する。

ER：R ビット=1 EO：R ビット=0

RW：W ビット=1 RO：W ビット=0

11・3 開発手順

図 11・4 に開発手順の流れを示す。プログラムのオブジェクトファイルとビルドファイルをビルダ (BLD 386) に入力し、実行可能なモジュールを出力する (ビルドファイルはソースファイルで、その構文はこの本の範囲を越えるので、BLD 386 のマニュアルを参照のこと)。ビルダの呼び出しは次のようにする。

BLD386 PROGEXAM.OBJ BF(BLDEXAM.BLD)

ただし、PROGEXAM.OBJ がプログラムのオブジェクトファイルで、BLDEXAM.BLD がビルドファイルである。




図 11・4 ソフトウェア開発手順の流れ

12. 初 期 化

リセット信号が働くと、80386 が実モードに入り、8086 のように初期化ルーチンがまず実行する。実モードから保護モードに遷移するに当たって、第2回目の初期化をしなければならない。第2回目の初期化は、保護モードに入るための準位である。

12・1 初 期 状 態

リセット信号が動作した時に 80386 は実モードに入り、CPU レジスタの内容は次のようになる。

EFLAGS	UUUU0002H
CRO	UUUUUUUOH
EIP	0000FFFF0H
CS	F000H
DS,ES,FS,GS,SS	0000H
DX	コンポネントとステッピング ID
他のレジスタ	未定義

ただし、U：予約ビットを示す。

命令を取り出す時に、アドレスバスのビット 20～31 は全部 1 になるので、最初に実行される命令は、OFFFFFFFFF0H 実番地にある。しかし、データまたはスタックセグメントにアクセスする場合、アドレスバスのビット 20～31 は 0 になるので、最低の 1M の領域にアクセスすることになる。また、セグメント間 JMP または CALL 命令を実行した後、アドレスバスのビット 20～31 は常に 0 になる。したがって、命令を取り出す時でも最低の 1M の領域にアクセスするようになる。

実モードでは、8086 と同じように初期化ルーチンを実行すればよい。つまり、CPU レジスタに必要な初期値を設定する。


12・2 保護モードへの遷移

保護モードに入る前に、実モードでその準備を始める。GDTR と IDTR に初期値を転送する。GDT と IDT の別名は、図 12・1 に示すように GDT の 2 番目、3 番目のディスクリプタとして格納されているので、それらを GDTR と IDTR レジスタにロードすればよい。同じ図にそのルーチンが示され、LGDT と LIDT 命令が GDTR と LDTR を初期化する。このルーチンでは、GDT が 4000H 実番地にロケートされていると仮定する。GDT の番地割り当てもビルダにより行われる。

次に、CR0 レジスタの **PE ビット** をセットし、保護モードに入る。MOV CR0, EAX 命令は、CR0 のビット 0 を 1 にする (CR0 レジスタを図 8・4 に示す)。これで、CPU は保護モードに入ってしまう。実モードでの実番地計算は 8086 と同じであるが、保護モードでの実番地の計算は実モードと異なり、命令の取り出しの実番地は CS のディスクリプタレジスタに格納されている。幸いに、実モードでプログラムが実行している間、CS のディスクリプタレジスタに格納されている実番地が、CS のセクタレジスタの内容に 16 を乗した値に常に更新されるので、CPU が保護モードに入った時にとばないで、MOV CR0, EAX 命令の次にくる命令 (JMP NEXT) を実行することになる。

保護モードの最初の命令は、JMP でなければならない。この JMP 命令は、CPU 中の命令待ち行列をすべてさばいてきれいにする。なぜなら、命令待ち行列の内容の解釈は、実モードと保護モードでは異なるからである。6・1 節で説明したタスクの概念は、この場合でも成り立つ。したがって、JMP 命令が保護モードの初期タスクの最初の命令になる。このタスクが必ず特権単位 0 で実行するので、タスク切り換えを行わないと他の特権単位へ制御を移行する事は不可能である。

実モードと同様に次にしなければならない事は、GDTR と IDTR 以外の CPU レジスタを初期化する事である。実モードと異なり、保護モードでは、TR と LDTR レジスタも初期化しなければならない。他のレジスタと同様に、TR と LDTR の初期化も命令 (この場合それぞれ LTR と LLDT 命令) で行う事が可能であるが、タスク切り換えを行う事により GDTR と IDTR 以外のレジスタは自動



```

NAME INITIAL_TASK
EXTRN INITIAL_TASK_TSS:FAR
EXTRN NEW_TASK_TSS:FAR
ANY SEGMENT RW
    DB      ?
ANY ENDS
CODE SEGMENT EO USE16
START: MOV AX,400H;実モード
        MOV DS,AX
        MOV BX,8
        LGDT DS:[BX]
        MOV BX,16
        LIDT DS:[BX]
        MOV EAX,CRO
        OR AL,1
        MOV CRO,EAX;保護モード
        JMP NEXT
NEXT:   MOV AX,INITIAL_TASK_TSS
        LTR AX
        JMP NEW_TASK_TSS
CODE    ENDS
END     START,DS:ANY,SS:ANY

```

図 12・1 保護モードへ入る準備

的に初期化される。その初期値は、新規タスクの TSS に格納されている。このように、他の CPU レジスタをタスク切り換えの方法によって初期化すると、次のような利点があげられる。

- ① 一つの命令で済む。この場合、JMP 命令を使用するが、そのオペランドは新規タスクの TSS のセクタ (NEW_TASK_TSS) である。このオペ

ランドがコールゲートのように EXTRN で宣言されている。

- ② タスク切り換えを行うので、他の特権準位へ制御を移行することが可能である。

```
INITIALIZATION;
    ...
TASK
    INITIAL_TASK_TSS(OBJECT=INITIAL_TASK,
        ...
    ),
    NEW_TASK_TSS(OBJECT=NEW_TASK,
        ...
    );

END;
```

図 12・2 保護モードへ入るためのビルドファイル

しかし、タスク切り換えをするので図 7・2 に示すように、現在の CPU レジスタの内容を初期タスクの TSS に退避し、新規タスクの TSS より初期値を CPU ヘロードする。そのために、タスク切り換えをする前に、TR レジスタに初期タスクの TSS のセクタ値を転送する。LTR 命令は、TR レジスタにそのセクタ値を設定する。

ビルドファイルを図 12・2 に示す。このファイルに指定される名前は、次のように説明される。

INITIAL_TASK_TSS	(初期タスクの TSS の名称)
INITIAL_TASK	(初期タスクのモジュール名 (図 12・1 を参照のこと))
NEW_TASK_TSS	(新規タスクの TSS の名称)
NEW_TASK	(新規タスクのモジュール名 (リスティングが省略されている))

13. ソフトウェア システムの作成

実メモリは最大 2^{32} バイトである。ソフトウェアが 2^{32} バイトを越える場合、問題となる。そこで、静的システムと動的システムという概念が生まれる。バインダ (BND 386) とビルダ (BLD 386) による静的と動的システムソフトウェアの開発を説明する。

13・1 静的システム

静的システムでは、ソフトウェアのサイズが実装のメモリよりも小さく、ソフトウェアは全部メモリにロードする事が可能であり、図 13・1 に示すように開発される。プログラムのソースファイルを翻訳し、それらのオブジェクトファイルをビルドファイルと共にビルダ（BLD 386）に入力し、**実行可能なモジュール**を作成する。ソフトウェアの開発例は 11 章にあげる。




図 13・1 静的システムの開発

ビルダの機能は次のようになる。

- ① プログラムの複数のオブジェクトモジュールを結合し、一つの実行可能なモジュールを出力する。
- ② ビルドファイルに基づいて、ディスクリプタテーブル（GDT, LDT と IDT）、および TSS を作成する。
- ③ ビルドファイルに基づいて、各セグメントに番地を割り当てる。

13・2 動的システム

動的システムでは、ソフトウェアのサイズが実装メモリよりも大きく、ソフトウェアを一度に全部メモリにロードする事は不可能である。そこで、ソフトウェアを**常駐部分**と**非常駐部分**に分ける。常駐部分は常にメモリに存在しなければならない部分で、その大きさは当然実装のメモリよりも小さい。一般に、OSを常駐部分とする。それに対し、非常駐部分は実行する前にメモリにロードすればよい。つまり、非常駐部分は必要とされた時のみメモリに存在し、不要になったらメモリから削除してよい。エディタ、アセンブラ、コンパイラ、ビルダ、ユーザプログラム等のようなアプリケーションタスクを一般に非常駐部分にする。たとえば、ソースプログラムを翻訳する時、アセンブラまたはコンパイラを呼び出すが、翻訳の仕事が終わったら、アセンブラ、またはコンパイラは実メモリになくても良い。

動的システムの開発手順を図 13・2 に示す。常駐部分は 13・1 節で説明した静的システムと同じ方法で開発される。常駐部分は、番地が付いた**絶対モジュール**である。非常駐部分の場合、ソースプログラムを翻訳し、そのオブジェクトファイルを**バインダ (BND 386)**で結合し、**ロード可能なモジュール**を出力する。ロード可能なモジュールも、実行可能なモジュールである。ロード可能なモジュールをメモリの空いている領域にロードする時に、ロードしながらその領域の番地をモジュールに割り当てる。

実行可能なモジュールには、二つのタイプがある。

- ① 番地が付いた**絶対モジュール**（例：静的システム、または、動的システムの常駐部分）
- ② ロードする際、番地が割り当てられる**ロード可能なモジュール**（例：動的システムの非常駐部分）

一方、ロード可能なモジュールを BND 386 の代わりに、BLD 386 により作成する事も可能である。つまり、オブジェクトファイルを BLD 386 で結合し、ロード可能なモジュールにする。すなわち、BLD 386 の出力をオプションで、絶対モジュール、またはロード可能なモジュールに選択する事が可能である。

ロード可能なモジュールを作成するのに BND 386 を使用する利点は、次のよ

13. ソフトウェアシステムの作成




図 13・2 動的システムの開発

うにあげられる。

- ① ビルドファイルは不要なので、アプリケーションプログラムでも使用できる。
 - ② オブジェクトモジュールを結合すると、同時にセグメントを結合する事が可能である。つまり、複数セグメントを一つのセグメントにする事ができる。
- 以上、利点をあげたが、BND 386 には、また、欠点もある。その欠点をあげると
- ① 単一タスクしか出力する事ができない。複数タスクをサポートしない。
 - ② GDT を出力しない。ロード可能なモジュールに LDT と TSS しかない。アプリケーションタスクは、普通、OS のプロシージャを呼び出す。一般的にアプリケーションタスクは特権単位 3 にあり、OS のプロシージャは特権単位 0

に置かれるので、制御を移行する際特権準位が変わる。したがって、OS プロシージャを呼び出す時は、コールゲートを通るCALL命令、または割り込みゲート、あるいはトラップゲートを通るINT命令を使用する。アプリケーションプログラムが参照できるコール、割り込み、トラップゲート、シンボルなどをまとめてエクスポートファイルに格納する。エクスポートファイルの内容は、次のようなゲートなどのリストである。

ゲートの名前	セクタ
READ_FILE_GATE	1234H
WRITE_FILE_GATE	2345H

図13・2に示すようにエクスポートファイルは、常駐部分を作成する時に出力される。エクスポートファイルの指定は、ビルドファイルの中に記述される。図13・3にエクスポートファイルの記述が指定されている、ビルドファイルの内容例を示す。

```

EXPT.FILE           (エクスポートファイルの名称)
MDLNAME             (エクスポートファイルのモジュール名)
READ_FILE_GATE      } (エクスポートファイルに登録されるゲ
WRITE_FILE_GATE     } トの名称)
EXPORT              (予約語)
```

エクスポートファイルもビルダの出力ファイルの一つである。

```

EXPORTEXAM;
:
:
GATE
  READ_FILE_GATE(ENTRY=
    :
    :
  WRITE_FILE_GATE(ENTRY=
    :
    :
    :
  ),
  :
  :
  :
EXPORT #EXPT.FILE(MDLNAME(
  READ_FILE_GATE,WRITE_FILE_GATE));
END;
```

図 13・3 エクスポートファイルを出力するビルドファイル

14. デバッグサポート

8086 のように、80386 はシングルステップとブレークポイント例外によるデバッグサポート機能を持っている。その他に、デバッグレジスタによる新しいデバッグサポート機能が追加される。また、タスク切り換えをブレークポイントとして指定することも可能である。

14・1 デバッグレジスタ

図 14・1 に示すように八つのデバッグレジスタ、DR0～DR7 が用意されている。DR0～DR3 は四つのブレークポイントを指定するが、DR4 と DR5 はインテルに予約されている。DR6 はブレークポイント状態を格納する。また、DR7 はブレークポイント条件を指定する。

31																0															
ブレイクポイント 0 のリニアアドレス																DR0															
ブレイクポイント 1 のリニアアドレス																DR1															
ブレイクポイント 2 のリニアアドレス																DR2															
ブレイクポイント 3 のリニアアドレス																DR3															
インテル予約使用不可能																DR4															
インテル予約使用不可能																DR5															
0								B	B	B	0	0	0	0	0	0	0	0	B	B	B	B									
								T	S	D	0	0	0	0	0	0	0	0	3	2	1	0									
LEN	RW	LEN	RW	LEN	RW	LEN	RW	0	0	G	0	0	0	G	E	G	L	G	L	G	L										
3	3	2	2	1	1	0	0	15								0															
																DR6															
																DR7															

図 14・1 デバッグレジスタ

実行される命令の番地、またはアクセスされるデータの番地をブレークポイントとすることが可能である。デバッグレジスタによるデバッグサポート機能の特長は、ROM 上の命令の番地も、ブレークポイントとすることができる。また、従来のブレークポイント例外 (INT 3) によるデバッグサポート機能を利用し、複数タスクの共用領域の命令、またはデータの番地をブレークポイントとした場合、それらのタスクがその命令を実行またはデータにアクセスするとブレークポイントになる。一方、デバッグレジスタを使用すれば、共用領域の番地をある特定のタスクにブレークポイントとして指定した場合に、指定したブレークポイントを他のタスクに切り換える際、禁止 (DISABLE) にすることが可能である。

デバッグレジスタは、特権準位 0、あるいはリアルモードの MOV 命令でアクセスできる。また、ブレークポイントになった場合、例外 #1 が発生する。

14・2 リニアアドレスデバッグ レジスタ (DR0～DR3)

図 14・1 に示すように、**DR0～DR3** にブレークポイントとして、たとえページング機能を動作させた場合でも、指定できるのはセグメントユニットが計算した**リニアアドレス**である。

実行される命令のリニアアドレスを指定した場合、ブレークポイントは**障害**となる。また、命令の最初のバイト（またはプレフィックス）のアドレスを指定しなければならない。一方、アクセスされるデータのリニアアドレスの場合、ブレークポイントは**トラップ**として処理される。障害とトラップについては 5 章を参照のこと。

以上のように DR0～DR3 デバッグレジスタを利用し、四つまでのリニアアドレスブレークポイントを指定することが可能である。80386 が指定された四つのリニアアドレスのどれかにアクセスすると、例外（割り込み #1）が発生する。さらに、リニアアドレス A に命令があり、この命令がリニアアドレス B にアクセスする。A と B を両方ともブレークポイントとして指定した場合、リニアアドレス A の障害となる。リニアアドレスはセグメントユニットが出力する 32 ビットの番地である。ページング機能をイネーブルした場合、ページングユニットがリニアアドレスを実番地に換算するが、ページング機能を使わない場合、リニアアドレスは実番地になる。

14・3 ブレークポイント条件 デバッグレジスタ(DR7)

DR7 はブレークポイント条件を指定する。レジスタのフィールド番号0～3は、DR0～DR3に指定されているブレークポイント、リニアアドレスに対応する。

(1) **RW フィールド** RW フィールドは、次のように命令実行またはデータアクセスブレークポイントのアクセス条件を指定する。

00	命令実行の時のみブレークポイントになる
01	データ書き込み時のみブレークポイントになる
10	未使用
11	データアクセス（書き込みと読み取り）の時ブレークポイントになる

(2) **LEN フィールド** LEN フィールドは、次のようにブレークポイント番地の有効範囲を指定する。

フィールドの値	ブレークポイントの有効範囲の長さ	その範囲の先頭番地
00	1 バイト	任 意
01	2 バイト	偶数番地
10	未使用	—
11	4 バイト	4 の整数倍

LEN フィールドの指定の具体的な例を、図 14・2 に示す。DR1 に、123456H というリニアアドレスをブレークポイントとして指定する。LEN1 を 00B とした場合、123456H という番地のみがブレークポイントアドレスとなる。しかし、LEN1 を 01B とした場合、123456H だけでなく、123456H を先頭とする 2 バイトの領域がブレークポイント有効範囲となる。また、LEN1 が 11B の場合、123454H を先頭とする 4 バイトの領域が有効範囲となる。

命令の番地をブレークポイントとして指定する場合、RW フィールドも LEN フィールドも 0 にしなければならない。データアクセスブレークポイントを指定した時、そのデータの一部または全部が、ブレークポイントの有効範囲にある場合、ブレークポイントになる。

(3) **G と L フィールド** ブレークポイントをイネーブルするには、G また

14・3 ブレークポイント条件デバッグレジスタ (DR7)

DR1=123456H




図 14・2 LEN フィールドの設定例

は L あるいは両方のフィールドをセットする必要がある。タスクを切り換える際に、すべての L フィールドはリセットされる。L フィールドは特定のタスクのみにブレークポイントを設定する場合に使用されるが、G フィールドはすべてのタスクに共通のブレークポイントの設定に使用される。

(4) **GE と LE フィールド** このフィールドは、命令実行ブレークポイントと無関係である。

データアクセスブレークポイントを指定する場合、このフィールドを設定しなければならない。G と L フィールドのように、GE と LE はそれぞれすべてのタスクに共通なブレークポイントと、特定のタスクのみのブレークポイント用に使用される。このフィールドを設定しないと、データアクセスが完了しても、すぐにトラップは発生しない。つまりデータアクセスが完了した後、いくつかの命令を実行してからトラップが発生する。または、トラップが発生しない場合もある。

(5) **GD フィールド** このビットは、DR0~DR3 に設定されているブレークポイントリニアアドレスと無関係である。セットした場合、デバッグレジスタにアクセスすると例外 #1 が発生する。この時、GD ビットは該当の例外が発生した時に、自動的にリセットされる。

14・4 ブレークポイントステータス デバッグレジスタ(DR6)

例外 #1 の処理ルーチンは、**DR6 レジスタ**の内容を読み取り、例外 #1 の原因を知ることができる。DR6 レジスタは CPU のハードウェアによりセットされるが、リセットはされない。したがって、ソフトウェアがリセットする。

DR6 レジスタのビットは、次のように説明される。

(1) **B ビット** DR7 レジスタの RWi と LENi で指定された条件を満たし、DRi レジスタのリニアアドレスのブレークポイントとなり、Bi ビットがセットされる。たとえば、R7 レジスタの Li と Gi ビットがリセットされても（例外 #1 が発生しなくても）、R6 レジスタの Bi ビットがセットされる。

(2) **BD ビット** R7 レジスタの GD がセットされ、デバッグレジスタがアクセスされたら例外 #1 が発生し、GD ビットがリセットされる。

(3) **BS ビット** シングルステップにより例外 #1 が発生した場合、BS ビットがセットされる。

(4) **BT ビット** タスクを切り換える際、新規のタスク TSS の T ビットがセットされている場合、例外 #1 が発生し、BT ビットがセットされる。このような例外は、タスク切り換えが完了し、新規タスクの最初の命令が実行される前に発生する（TSS の T ビットについては、図 6・10 を参照のこと）。

14・5 命令実行ブレークポイントと RF フラグ

CPU の EFLAGS レジスタの中に、**RF フラグ**という新しいビットがある。命令実行ブレークポイントの条件として、以上説明した DR 7 レジスタの RW、LEN と G または L フィールドの他に、RF フラグがリセットされていることである。つまり、RF フラグがセットされている場合、命令実行ブレークポイントとなっても、例外 #1 は発生しない。

命令を実行すると、RF フラグは自動的にリセットされる。しかし、次の命令は例外である。IRETD、POPF 及びタスク切り換え用の JMP、CALL と INT。これらの命令を実行すると、EFLAGS レジスタが更新され、必ずしもリセットされるとは限らない。

図 14・3 に示すように、命令実行ブレークポイントの条件がととのった例を考えよう。DRi に指定されている番地に、ある命令を実行すると障害 #1 が発生し、RF フラグがセットされた EFLAGS レジスタがスタックにプッシュされる。次に、例外処理ルーチンが実行され、最後の命令である IRETD を実行し、この例外を発生した命令に再び戻る。しかし、IRETD 命令で EFLAGS レジスタが、RF フラグのセットされたスタックのイメージで更新され、CPU の RF フラグは 1 になる。同じ命令を実行しても、今度は RF フラグがセットされているので、障害にはならない。

このように、命令実行ブレークポイントは障害を発生するが、2 回目に同一命




図 14・3 命令実行ブレークポイントの発生

14. デバッグサポート

令を実行する時に RF フラグがセットされているので、ブレークポイントの条件からはずれ、例外にはならない (EFLAGS フラグレジスタについては図 8・5 を参照のこと)。

EFLAGS レジスタの新しいビット

EFLAGS レジスタの新しいビットの機能をまとめると下表になる。

ビット名	ビット#	機 能	参照する章
IOPL	12 と 13	IOPL \geq CPL という条件を満たさない場合、いくつかの命令は正常に実行されない	8 と 10
NT	14	NT=1 の時、IRET または IRETD 命令でタスク切り換えを行える	7
RF	16	命令実行のブレークポイントの条件	14
VM	17	仮想 8086 モードを示す	10

15. 新しい命令

80386 に新しい命令が導入されたが、8086 をご存じの読者は、80386 のマニュアルを熟読し、これらの命令を理解する事も可能であるが、難解な **ENTER** と **LEAVE** についてのみ解説する。

15・1 新しい命令のリスト

* ARPL	* LTR	SETGE
BOUND	MOVSD	SETL
BSF	MOVSX	SETLE
BSR	MOVZX	SETNA
BT	OUTSD	SETNAE
BTC	POPA/POPAD/POPFD	SETNB
BTR	PUSHA/ PUSHAD/ PUSHFD	SETNBE
BTS	SCASD	SETNC
CBW/CWDE	* SGDT/SIDT	SETNE
* CLTS	SHLD	SETNG
CMPSD	SHRD	SETNGE
CWD/CDQ	* SLDT	SETNL
ENTER	* SMSW	SETNLE
INSD	STOSD	SETNO
IRETD	* STR	SETNP
JECX	* VERR, VERW	SETNS
* LAR	SETA	SETNZ
LEAVE	SETAE	SETO
* LGDT/LIDT	SETB	SETP
LFS/LGS	SETBE	SETPE
* LLDT	SETC	SETPO
* LMSW	SETE	SETS
LODSD	SETG	SETZ
* LSL		

* : 8 章を参照のこと.

15・2 ENTER と LEAVE 命令

ENTER と LEAVE 命令は、ブロック構造高級言語（たとえば PLM, C, PASCAL）で書かれているプログラムを、アセンブリ言語に翻訳する時に使用される命令である。つまり、これらの命令は、コンパイラが出力するアセンブリ言語プログラムの中に現れる。

図 15・1 に示すプログラムを例としてあげる。プログラムの中に P1, P2 と P3 プロシージャがある。P1 プロシージャに A, B と C というローカル変数が宣言され、P2 プロシージャに D と E というローカル変数が宣言される。そして、P3 プロシージャに F というローカル変数が宣言されている。PASCAL のプロシージャ、または PLM の再入可能なプロシージャの場合、ローカル変数はスタ




図 15・1 ブロック構造高級言語プログラムの例

15. 新しい命令

ックに割り当てられる。

かりに、現在 P1 プロシージャが START で実行しているとする、A 変数にアクセスしてから P2 プロシージャを呼び出す。P2 プロシージャが D と B 変数にアクセスしてから、P3 プロシージャを呼び出す。

図 15・1 の高級言語プログラムを翻訳して得られるアセンブリ言語プログラムと、そのスタックイメージを図 15・2 に示す。P1 プロシージャにおいて、A 変数のアクセスが MOV 命令で実行される。P2 プロシージャにおいては、EBP レジ




図 15・2 アセンブリ言語プログラムとスタックイメージ

スタを使用して、スタックに割り当てられるローカル変数 D と E にアクセスするので、P1 プロシージャの EBP レジスタをスタックに退避しておく。D 変数にアクセスするには、一つの MOV 命令で済ませられるが、B 変数にアクセスするには、二つの MOV 命令を実行しなければならない。P3 プロシージャでは、F 変数のアクセスは一つの MOV 命令で、E 変数のアクセスは P2 プロシージャでの B 変数のアクセスと同様に、二つの MOV 命令で実施しなければならない。C 変数のアクセスはやや難かしくなり、三つの MOV 命令を実行しなければならない。

図 15・2 には示さないが、かりに P3 プロシージャから P4 プロシージャを呼び出し、P4 プロシージャにおいて P1 プロシージャのローカル変数にアクセスするには、ますます難かしい四つの MOV 命令を実行しなければならない。

P3 プロシージャに戻るが、かりに P3 プロシージャのスタックが図 15・3 のようになっていれば、C 変数のアクセスは簡単になる。つまり、P3 プロシージャのスタックに EBP2 だけでなく、EBP1 もプッシュしておけば、C 変数のアクセスも二つの MOV 命令で済ませることができる。




図 15・3 プロシージャの理想的スタックイメージ

P4 プロシージャのスタックも同様である。スタックに EBP3 のみでなく、EBP2 と EBP1 もプッシュしておけば、P2 と P1 プロシージャのローカル変数のアクセスも、それぞれ二つの MOV 命令で行うことが可能になる。

ENTER 命令は、プロシージャのスタックを設定する。ENTER 命令を実行すれば、図 15・4 に示すように P3 と P4 プロシージャのスタックが設定される。P3 プロシージャの最初の命令として

ENTER 4, 3




図 15・4 ENTER 命令で設定されるスタックイメージ

を実行する。4 という第1オペランドが、P3 プロシージャのローカル変数 F 用に確保されるスタックのバイト数である。P3 プロシージャのスタックに、本来 EBP 2 のみがプッシュされるが、ENTER 命令を実行すると EBP 2 の他に EBP 1、EBP 2 と EBP 3 もプッシュされる。3 という第2オペランドが、EBP 2 の他にスタックにプッシュされる EBP 数 (EBP 1、EBP 2 と EBP 3) を示す。図 15・3 の P3 プロシージャのスタックと比較し ENTER 命令を実行して設定されるスタックに、最後の EBP 2 と EBP 3 が余計にプッシュされる。だが、15・3 節で説明するように、よけいにプッシュされている EBP 2 と EBP 3 が P4 プロシージャのスタックを設定するのに役立っている。

P3 プロシージャと同様に、P4 プロシージャが最初の命令として

ENTER 12, 4

を実行し、P4 のプロシージャのスタックを設定する。第1オペランド 12 が、ローカル変数 (G、H と I) 用に確保されるスタックのバイト数である。第2オペランド 4 が、EBP 3 の他にスタックにプッシュされる EBP 数 (EBP 1、EBP 2、EBP 3 と EBP 4) を示す。よけいにプッシュされている EBP 3 と EBP 4 が、P5 プロシージャのスタックを設定するのに役に立っている。

LEAVE 命令は、ENTER 命令で設定されたスタックを解放する。LEAVE 命令は、次の二つの命令と同じ効果を与える。

```
MOV ESP,EBP
```

```
POP EBP
```

一般に、LEAVE 命令は、プロシージャの最後の RET 命令の直前に実行される。

したがって、P3 プロシージャは次のように書かれる。

```
P3 PROC
    ENTER 4,3
    ⋮
    CALL P4
    ⋮
    LEAVE
    RET
P3 ENDP
```

15・3 ENTER 命令のアルゴリズム

P3 プロシージャが P4 プロシージャを呼び出す時の P3 プロシージャのスタックイメージを図 15・4 に示すようになっていなければならない。P4 プロシージャが実行し、最初に次の命令が実行され、P4 プロシージャのスタックが設定される。




図 15・5 ENTER 命令のアルゴリズム

ENTER 12,4

ENTER 命令のアルゴリズムを図 15・5 に示す。最初の PUSH EBP が EBP 3 をプッシュする。ループを 3 回繰り返す。EBP 1, EBP 2 と EBP 3 を P 3 プロシージャのスタックより P 4 プロシージャのスタックに写す。これらの事からわかるように、P 4 プロシージャのスタックを設定するには、P 3 プロシージャのスタックイメージが図 15・4 のようになっていなければならない。

ループを出て

PUSH 一時的レジスタ

が EBP 4 をプッシュする。最後に、EBP を一時的レジスタ (EBP 4) に設定し、ESP レジスタから 12 を減算し、ローカル変数用にスタック領域を確保する。

ENTER 命令は、普通コンパイラが出力するアセンブリ言語プログラムに現れるが、一般のアプリケーションプログラムではこのように使用される。今までプロシージャが最初に実行する命令は、次の二つである。

PUSH EBP

MOV EBP, ESP

以上の二つの命令の代わりに、次のように ENTER 命令を実行し、同じ効果が得られる。

ENTER 0,0

16. ディスクリプタ 内のDビット

ディスクリプタレジスタに、ディスクリプタが格納されている。ディスクリプタにDビットがあるが、Dビットが0の場合、16ビットのソフトウェアとなり、Dビットが1の場合、32ビットのソフトウェアとなる。いくつかの例をあげ、Dビットの値によりCPUの動作が変わる事を説明する。

16・1 スタックセグメント ディスクリプタの D ビット

2・5 節で説明したように、スタックセグメントディスクリプタの **D ビット** の値により、**PUSH**、**POP** 等の命令を実行する時にアクセスされるスタックの番地が異なる。つまり

D=0 の場合	SS : SP 番地にアクセスする
D=1 の場合	SS : ESP 番地にアクセスする

また、4・4・2 節の図 4・15 に示すように、新規スタックのディスクリプタの **D ビット** の値により、新規スタックのイメージが変わる（プッシュは 16 ビットのプッシュとなる場合がある）。

スタックセグメントの **D ビット** の値は、ビルドファイルの中に次のコントロールで指定することが可能である。

USE 16 (D ビットを 0 にする)

USE 32 (D ビットを 1 にする)

例：11・2 節で説明したビルドファイルにセグメントの属性を定義する際、**D ビット** を次のように指定する。

PROGEXAM.STACK0 (DPL=0, USE16)

USE 16, USE 32 を省略した場合、USE 32 をデフォルトコントロールとして取る。

16・2 コードセグメント ディスクリプタのDビット

2・5節で説明したように、コードセグメントディスクリプタのDビットの値により、CPU が命令を取り出す時にアクセスされるコードセグメント番地は異なる。つまり

D=0の場合	CS:IP番地から命令を取り出す
D=1の場合	CS:EIP番地から命令を取り出す

次に PUSH 命令を例にあげる。

PUSH AX (16ビット)

PUSH EAX (32ビット)

PUSH AX または EAX は、コードまたはスタックセグメント、ディスクリプタのDビットの値に関係なく、それぞれ16ビットと32ビットのデータをスタックにプッシュする。他の汎用レジスタも同様である。

ところが、2・5節で説明したように、次のような命令はコードセグメントのDビットの値により結果が異なる。

PUSH DS

D=0の場合、16ビットの内容をプッシュするが、D=1の場合、32ビットのデータをプッシュする。他のセグメントレジスタも同様である。

ENTER 命令を実行する際、Dビットが0の場合、BPをプッシュするが、Dビットが1の場合、EBPをプッシュする(15章の説明はDビットの値が1である事を仮定する)。

次に、以下のようなCALL命令を考察する。

CALL EAX

CALL AX

以上、二つのCALL命令は同じ機械語命令に翻訳されるが、CPUがDビットの値により、同じ機械語の命令を次のような2通りの解釈をする。

D=0の場合	EIP←(AX AND 0000FFFFH)
D=1の場合	EIP←EAX

16. ディスクリプタ内の D ビット

最後に、次の MOV 命令を考察する。

MOV AX, 8

MOV EAX, 8

以上、二つの MOV 命令が同一機械語命令 (C7) に翻訳される。CPU が、D ビットの値により C7 という命令コードを次の 2 通りに解釈する。

D=0 の場合 **MOV AX, 8** を実行する
ただし、8 を 16 ビットのアプレランドとして取る

D=1 の場合 **MOV EAX, 8** を実行する
ただし、8 を 32 ビットのアプレランドとして取る

D ビットの値は、次のコントロールで指定する事が可能である。

USE 16 (D ビットを 0 にする)

USE 32 (D ビットを 1 にする)

USE 16 と USE 32 というコントロールは、次のように指定される。

(1) ビルドファイルの中の指定

11・2 節で説明したビルドファイルにセグメントの属性を定義する際、D ビットの値を設定する事が可能である。

例 **PROGEXAM.CODE0 (DPL=0, USE16)**

上記の定義において、PROGEXAM.CODE0 というコードセグメントの特権準位を 0 にし、D ビットの値を 0 にする。省略した場合、USE 32 と仮定する。

(2) アセンブリ言語プログラムの中の指定

アセンブリプログラムを作成する際、各セグメントを定義するが、セグメント定義において、USE 16 または USE 32 を指定する事が可能である。

例 **CODE SEGMENT ER USE16**

上記の定義において、CODE というコードセグメントの R ビットを 1 にし (読み取る事の可能なセグメントになる)、D ビットを 0 にする。省略した場合、USE 32 と仮定する。

(3) アセンブラを呼び出す際の指定

アセンブラを呼び出す際、USE 16 または USE 32 というコントロールを指定する事により、モジュールのすべてのセグメントの D ビットの値を指定する事が可能である。

例 **ASM386 -USE32 --EXAM.A38**

ただし、ASM386 がアセンブラのファイル名で、EXAM.A38 がソースファイルの名称である。

上記の例では、ソースファイルの中のすべてのセグメントのDビットを1にする。

以上三つのコントロールの指定方法があるが、互に矛盾している場合、ビルドファイルの中の指定、アセンブリ言語プログラムの中の指定とアセンブラを呼び出す際の指定の順で指定方法が支配的となる。したがって、ビルドファイルの中の指定が最も支配的である。

ところが、CPU が実モード（リアルモード）、または、仮想 8086 モードで実行している時には、上記のコントロールの指定にかかわらず D ビットの値は常に 0 である。これらの事から、次の問題が起こってくる。実モードまたは仮想 8086 モードにおいて、次の命令の結果が得られるか、いなか。

MOV EAX,8

前述したように、上記の命令の機械語コードが C7 で D ビットが 0 の場合、CPU は次のように解釈するからである。つまり、D ビットの値が 0 の場合、C7 は常に **MOV AX,8** と解釈される。

逆の問題も言える。すなわち、保護モードで D ビットが 1 の場合、次の命令の結果が果して得られるか、いなか。

MOV AX,8

D ビットの値が 1 の場合、C7 は常に **MOV EAX,8** と解釈されるからである。上記の二つの問題の解決は 16・3 節で説明する。

16・3 オペランドサイズ プリフィクス 66H

リアルモード、または仮想 8086 モードで実行されるプログラムを作成する時に、ソースプログラムを翻訳する段階で USE 16 コントロールを指定する事、つまり、ソースプログラムの中のセグメントの定義において USE 16 を指定するか、またはアセンブラを呼び出す際指定するかである。

例 CODE SEGMENT USE16

MOV EAX,8

上記の命令を機械語に翻訳すると、次のようにプリフィクス付命令コードになる。

66C7

66H というプリフィクスは C7 という命令コードを実行する際、コードセグメントの D ビットの値を反転する役割をする。つまり、実モード、または、仮想 8086 モードで CPU が 66C7 を解釈する際、D ビットの値は反転し 1 となり、C7 を次の命令として解釈する。

MOV EAX,8

同様に、保護モードで D ビットの値が 1 の条件でプログラムを作成する時、USE 32 コントロールを指定する事。

例 CODE SEGMENT USE32

MOV AX,8 (1)

MOV EAX,8 (2)

(1) の命令を翻訳すると 66C7 というコードとなるが、(2) の命令は単なる C7 というコードとなる。

コードセグメントの D ビットの反転は、プリフィクス 66H で行われるが、プリフィクス (66H) 付命令を実行する時のみ、D ビットが反転される。実行が完成されると、D ビットの反転も終了する。

オペランドサイズプリフィクス (66H) のように、オフセットサイズプリフィクス (67H) も用意される。

以上、上記の事からもわかるように、コードセグメントの D ビットの値により

命令の実行結果は異なる（詳しくはアセンブリ言語マニュアルの各命令の説明を参照の事）。

===== 実モードと仮想 8086 モードのプログラム =====

80386 が、実モードまたは仮想 8086 モードで実行している間、セグメントレジスタのディスクリプタ部は更新されないので、D ビットはすべて 0 である。したがって、これらのモードのソースプログラムを機械語に翻訳する段階で、USE 16 コントロールを指定しなければならない。また、ビルダ (BLD 386) が実行可能なモジュールを作成する際、セグメント名をセレクトに直すので、これらのモードのプログラムでセグメントレジスタを更新する時、セグメント名を使わずに絶対値を指定すること。

例： `MOV DS, DATA`
のかわりに

`MOV DS, 1000`

と書く。ただし、1000 はベース番地である。

16・4 データセグメントの D ビット

データセグメントディスクリプタの D ビットの値に影響される命令の例をあげよう。

LEA レジスタ、変数

LEA 命令はメモリアドレスのオフセットをレジスタに転送する。結果は、レジスタの大きさと変数が格納されているデータセグメントの D ビットにより表 16・1 に示すように異なる。

表 16・1 データセグメントの D ビットの効果

	16ビットレジスタ	32ビットレジスタ
D=0	レジスタ←オフセット 16 16	レジスタ←0で拡張された 16ビットオフセット 32 32
D=1	レジスタ←オフセットの下位 16ビット 16 16	レジスタ←オフセット 32 32

付 録

I. CALL, JMP と割り込み命令

制御移行とタスク切り換え用の CALL, JMP と INT 命令をプログラマの観点からみて説明する。

(1) CALL 命令

CALL 命令を CS レジスタを更新するかいなかにより、次のように分類する。

NEAR CALL : EIP レジスタのみを更新する。

FAR CALL : CS と EIP レジスタを更新する。

FAR CALL は CS レジスタの更新値により、次のように分類される。

CS レジスタの更新値 {
コードセグメントディスクリプタのセクタ
コールゲートのセクタ
TSS ディスクリプタのセクタ
タスクゲートのセクタ

更新値がコードセグメントディスクリプタのセクタの場合、行先を次のように分類する。

コードセグメントディスクリプタのセクタ { 同一セグメント
同一準位の他のセグメント

また、コールゲートの場合、行先を次のように分類する。

コールゲートのセクタ { 同一コードセグメント
他のコードセグメント { 同一準位
より高い準位

CALL { FAR { コールゲート { 他のコードセグメント { 同一準位
同一コードセグメント { より高い準位
コードセグメントディスクリプタ { 同一コードセグメント
同一準位の他のコードセグメント
TSS ディスクリプタ } タスク切り換え
タスクゲート }
NEAR

付図 1 CALL 命令の分類

CS の更新値が、TSS ディスクリプタまたはタスクゲートのセレクトタの場合、タスク切り換えになる。

以上の分類をまとめると付図 1 に示すようになる。

一方、CALL 命令には次のオペランドを指定することが可能である。

- | | |
|-----------|-----------|
| ① レジスタ名 | ② メモリ変数名 |
| ③ プロシージャ名 | ④ コールゲート名 |
| ⑤ TSS 名 | ⑥ タスクゲート名 |

レジスタ名をオペランドとして指定する場合、NEAR CALL になる。メモリ変数名オペランドを次のように分類する。

メモリ変数 $\begin{cases} 32 \text{ ビット} \cdots \cdots \text{NEAR} \\ 46 \text{ ビット} \cdots \cdots \text{FAR} \end{cases}$

メモリ変数が 46 ビットの場合、FAR CALL になるが、その内容の高位 16 ビットの値により次のように分類される。

内容の高位 16 ビット $\begin{cases} \text{コールゲートのセレクトタ} \\ \text{コードセグメントディスクリプタのセレクトタ} \\ \text{TSS ディスクリプタのセレクトタ} \\ \text{タスクゲートのセレクトタ} \end{cases}$

以上の分類は付図 1 に示す FAR CALL の分類と一致する。

プロシージャ名をオペランドとして指定する場合、次のように分類される。

プロシージャ $\begin{cases} \text{FAR プロシージャ} \cdots \cdots \text{FAR CALL} \\ \text{NEAR プロシージャ} \cdots \cdots \text{NEAR CALL} \end{cases}$

FAR プロシージャを指定する場合、付図 1 の FAR CALL のコードセグメントディスクリプタに対応し、そのセレクトタが CS のセレクトタレジスタに更新される。

(2) JMP 命令

JMP 命令は CALL と同様に、NEAR と FAR に分類される。付図 2 にその分類を示す。JMP と CALL 命令の相異を付表 1 に示す。一方、次のものを JMP 命令のオペランドとして指定することが可能である。

JMP $\begin{cases} \text{FAR} \begin{cases} \text{コールゲート} \begin{cases} \text{同一コードセグメント} \\ \text{同一準位の他のコードセグメント} \end{cases} \\ \text{コードセグメントディスクリプタ} \begin{cases} \text{同一コードセグメント} \\ \text{同一準位の他のコードセグメント} \end{cases} \\ \text{TSS ディスクリプタ} \\ \text{タスクゲート} \end{cases} \begin{cases} \text{タスク切り換え} \end{cases} \\ \text{NEAR} \end{cases}$

付図 2 JMP 命令の分類

付表 1 JMP と CALL の相異

	CALL	JMP
コールゲート	準位がより高いコードセグメントへ制御移行が可能である	不可能
タスク切り換え	<ul style="list-style-type: none"> ・前のタスクの B ビットが不変である ・前のタスクの TSS ディスクリプタのセクタが新規タスクの TSS に退避される ・新規タスクの NT ビットがセットされる 	<ul style="list-style-type: none"> ・前のタスクの B ビットが 0 になる ・退避されない ・セットされない

- ① レジスタ名 ② メモリ変数名 ③ ラベル名
 ④ コールゲート名 ⑤ TSS 名 ⑥ タスクゲート名

レジスタ名をオペランドとして指定する場合、NEAR JMP となる。メモリ変数名オペランドを次のように分類する。

メモリ変数 $\begin{cases} 32 \text{ ビット} \cdots \cdots \text{NEAR} \\ 46 \text{ ビット} \cdots \cdots \text{FAR} \end{cases}$

メモリ変数が 46 ビットの場合、FAR JMP となるが、その内容の高位 16 ビットの値により次のように分類される。

内容の高位 16 ビット $\begin{cases} \text{コールゲートのセクタ} \\ \text{コードセグメントディスクリプタのセクタ} \\ \text{TSS ディスクリプタのセクタ} \\ \text{タスクゲートのセクタ} \end{cases}$

以上の分類は付図 2 に示す FAR JMP の分類と一致する。

ラベル名をオペランドとして指定する場合、次のように分類される。

ラベル $\begin{cases} \text{FAR ラベル} \cdots \cdots \text{FAR JMP} \\ \text{NEAR ラベル} \cdots \cdots \text{NEAR JMP} \end{cases}$

FAR ラベルを指定する場合、付図 2 における FAR JMP のコードセグメントのディスクリプタに対応し、そのセクタが CS のセクタレジスタに更新される。

(3) INT と INTO 命令

INT または INTO 命令を実行する際、CPU が付図 3 に示すフローチャートに従い、制御移行あるいはタスク切り換えを行う。このフローチャートは、外部割り込みと例外にもあてはまる。

II. 保護モードよりリアルモードへの遷移手順

リセット信号を与えなくても、80386 がソフトウェアにより PE ビットをリセットし、保護モードからリアルモードへ遷移することが可能である。以下は、その遷移手順であ

る。

- (1) ページング機能が動作している場合、PG ビットをリセットする。
 - (a) ページテーブルの中の実番地をリニアアドレスに置き換える。
 - (b) CR3 レジスタに現在の内容を転送することにより (MOV CR3, CR3), TLB をクリアにする。リニアアドレスはすべてミスとなり、TLB を使用しないでディレクトリとページテーブルまでみにいく。
 - (c) MOV CR0, レジスタ命令を実行し PG ビットをリセットする。
- (2) CS のセクタとディスクリプタレジスタの内容を、リアルモードの値にする。次の内容を持つコードセグメントディスクリプタへ制御移行すればよい。

セグメントの大きさ = 0FFFFH

セグメントの実番地 = 16 * ディスクリプタセクタ値

DPL	= 0
P	= 1
A	= 1
G	= 0
C	= 0
R	= 1
D	= 0
E	= 1

- (3) DS, ES, FS, GS と SS のセクタとディスクリプタレジスタの内容をリアルモードの値にする。

次の内容を持つデータセグメントディスクリプタのセクタ値を、上記のレジスタに転送する。

セグメントの大きさ = 0FFFFH

セグメントの実番地 = 任意

DPL	= 0
P	= 1
A	= 1
G	= 0
ED	= 0
W	= 1
D	= 0
E	= 0

- (4) 割り込み信号を不可能にする。

- (a) INTR 信号を CLI 命令で不可能にする。
- (b) NMI 信号をハードウェアで不可能にする。

(5) PE ビットをリセットする。

MOV CRO, レジスタ命令または LMSW 命令で, CR0 レジスタを更新する。

(6) 命令のキューをフラッシュする。

FAR JMP 命令を実行し, 命令キューをフラッシュする。保護モードとリアルモードでの命令キューの解釈が異なるのでフラッシュする必要がある。

(7) IDTR の初期化

LIDT 命令を実行し初期化する。

(8) 割り込み信号を可能にする。

- (a) INTR 信号を STI 命令で可能にする。
- (b) NMI 信号をハードウェアで可能にする。

(9) 他のレジスタを初期化する。

リアルモードの初期化ルーチンを実行する。

III. ASM 386 と ASM 86 との相違

ASM 386 と ASM 86 との主な相違をまとめる。

(1) 新しいレジスタ

GDTR, IDTR, LDTR, TR, DR 0~7, CR 0~3 と TR 6 および TR 7。

(2) 拡張されたレジスタ

- (a) 32 ビット汎用レジスタ
EAX, EBX, ECX, EDX, ESI, EDI, EBP と ESP
- (b) 32 ビットフラグレジスタ
EFLAGS
- (c) 80 ビットセグメントレジスタ
CS, DS, ES と SS
- (d) 追加された 80 ビットセグメントレジスタ
FS と GS

(3) 新しい命令

15.1 節を参照のこと。

(4) アドレッシング

- (a) ASM 386 では, 16 ビットまたは 32 ビットアドレッシングが可能である。各 ASM 386 セグメントに, USE 16 または USE 32 属性を与えることができる。USE 16 属性は, そのセグメントのオフセットが 16 ビットであることを示す

が、USE 32 属性は 32 ビットのオフセットを意味する。属性を指定しない場合、USE 32 をとる。

(b) ASM 386 では、すべての汎用レジスタをベースまたはインデックスレジスタとして使用することが可能である。これに対し、ASM 86 の場合、ベースまたはインデックスレジスタとして使用できるのは BX, BP, SI と DI レジスタだけである。

(c) ASM 386 では、インデックスレジスタにスケールをかけてもよい。つまり、インデックスレジスタの内容に 2, 4, または 8 を掛け算することが可能である。

(5) 新しいデータタイプ

ASM 386 では次の新しいデータタイプを持つ。

BIT : 1 ビット

PWORD : 48 ビット

上記のデータタイプは、次の擬似命令で定義される。

BIT の場合 DBIT

PWORD の場合 DP

(6) ビット操作

BIT データタイプを利用してデータの各ビットに直接アクセスしたり、またはそのビットを変更したりすることが可能になる。8086 の場合、このような機能がない。ビット操作命令 (BT, BTS, BTR, BTC, BSF と BSR) を実行することにより、ビット列の各ビットを読み取ったり、書き込んだりすることができる。ASM 386 に BITOFFSET 演算子が用意される。この演算子を使用し、構造中の BIT タイプである要素のオフセットを得ることが可能である。

(7) COMM

ASM 386 では COMM 擬似命令を使うことができる。COMM 擬似命令は、本モジュールに定義されていない変数名、またはラベル名を宣言する。EXTRN 擬似命令と似ているが、COMM の場合、宣言されている変数名またはラベル名は他のモジュールに PUBLIC として定義されていない。COMM 擬似命令は、C 言語 プログラムとインターフェースするために使用される。

(8) 新しい演算子

次の新しい演算子を使用することが可能である。

(a) HIGHW DWORD 変数の上位 16 ビットを返す。

(b) LOWW DWORD 変数の下位 16 ビットを返す。

(c) BITOFFSET BIT タイプである構造要素の最も近いバイトアドレスよりのビットオフセットを返す。

(9) アセンブラン演算

ASM 386 は 33 ビット演算で式を評価し、結果を最も近い整数に四捨五入する。

IV. 命令とフラグの関係

T=フラグの値により命令の実行結果が異なる。

M=命令がフラグをセットまたはリセットする。

0=命令がフラグをリセットする。

1=命令がフラグをセットする。

—=フラグに対する命令の影響は定義されていない。

R=命令がフラグの元の値を戻す。

空白=フラグに対する命令の影響はない。

RF フラグは、IRET、POPF とタスク切り換えの JMP、CALL と INT 命令を除き、命令を実行したらリセットされる。

命 令	OF	SF	ZF	AF	PF	CF	TF	IF	DF	NT	RF
AAA	—	—	—	TM	—	M					
AAD	—	M	M	—	M	—					
AAM	—	M	M	—	M	—					
AAS	—	—	—	TM	—	M					
ADC	M	M	M	M	M	TM					
ADD	M	M	M	M	M	M					
AND	0	M	M	—	M	0					
ARPL			M								
BOUND											
BSF/BSR	—	—	M	—	—	—					
BT/BTS/BTR/BTC	—	—	—	—	—	M					
CALL											
CBW											
CLC						0					
CLD									0		
CLI								0			
CLTS											
CMC						M					
CMP	M	M	M	M	M	M					
CMPS	M	M	M	M	M	M			T		
CWD											
DAA	—	M	M	TM	M	TM					
DAS	—	M	M	TM	M	TM					
DEC	M	M	M	M	M						
DIV	—	—	—	—	—	—					
ENTER											
ESC											
HLT											

命 令	OF	SF	ZF	AF	PF	CF	TF	IF	DF	NT	RF
IDIV	—	—	—	—	—	—					
IMUL	M	—	—	—	—	M					
IN											
INC	M	M	M	M	M						
INS									T		
INT							O			O	
INTO	T						O			O	
IRET	R	R	R	R	R	R	R	R	R	T	
Jcond	T	T	T		T	T					
JCXZ											
JMP											
LAHF											
LAR			M								
LDS/LFS/LSS/LFS/LGS											
LEA											
LEAVE											
LGDT/LIDT/LLDT/LMSW											
LOCK											
LODS									T		
LOOP											
LOOPE/LOOPNE			T								
LSL			M								
LTR											
MOV											
MOV control, debug	—	—	—	—	—	—					
MOVS									T		
MOVSX/MOVZX											
MUL	M	—	—	—	—	M					
NEG	M	M	M	M	M	M					
NOP											
NOT											
OR	O	M	M	—	M	O					
OUT											
OUTS									T		
POP/POPA											
POPF	R	R	R	R	R	R	R	R	R	R	
PUSH/PUSHA/PUSHF											
RCL/RCR 1	M					TM					
RCL/RCR count	—					TM					
REP/REPE/REPNE											
RET											
ROL/ROR 1	M					M					
ROL/ROR count	—					M					

命 令	OF	SF	ZF	AF	PF	CF	TF	IF	DF	NT	RF
SAHF		R	R	R	R	R					
SAL/SAR/SHL/SHR 1	M	M	M	—	M	M					
SAL/SAR/SHL/SHR count	—	M	M	—	M	M					
SBB	M	M	M	M	M	TM					
SCAS	M	M	M	M	M	M			T		
SET cond	T	T	T		T	T					
SGDT/SIDT/SLDT/SMSW											
SHLD/SHRD	—	M	M	—	M	M					
STC						1					
STD									1		
STI								1			
STOS									T		
STR											
SUB	M	M	M	M	M	M					
TEST	0	M	M	—	M	0					
VERR/VERRW			M								
WAIT											
XCHG											
XLAT											
XOR	0	M	M	—	M	0					

索引

ア 行

アクセスバイト	19
新しい演算子	194
新しいデータタイプ	194
新しい命令	193
新しいレジスタ	193
アドレッシング	193
アプリケーショングループ	38
アプリケーションプログラム	36
アボート	58
依頼特権単位	98
インデックス	12
エクスポートファイル	161
エラーコード	32
大きさ	12, 19

カ 行

拡張されたレジスタ	193
仮想空間	8, 10
仮想 86 モード	5, 130
仮想番地	2, 9
仮想メモリ	5, 8
間接制御移行	47
間接タスク切り換え	84, 85
グローバル空間	68
グローバルメモリ	69

コードプリフェッチユニット	2
コールゲート	45, 46
コントロールレジスタ	3

サ 行

再入可能なルーチン	88
サブルーチン	66
システムアドレスレジスタ	3
実行可能なモジュール	150, 158
実行特権単位	98
実行ユニット	2
実番地	2
実メモリ	8
実モード	152
障害	58, 165
常駐部分	159
初期化ルーチン	152
スタックの実番地	23
スタックを切り換える	50
制御移行	45, 46
静的システム	158
セグメント保護機能	120
セグメントユニット	2
セグメントレジスタ	3
絶対モジュール	159
セレクト	9
セレクトレジスタ	15
先頭番地	12, 19

属 性.....12

タ 行

タスク.....67
タスク切り換え.....5, 82
タスク切り換え機能1, 6
タスクゲート.....84

直接制御移行.....46
直接タスク切り換え.....84

追加ルーチン.....39

ディスクリプタ.....12
ディスクリプタテーブル.....12
ディスクリプタテーブルレジスタ.....12
ディスクリプタに格納されている値.....23
ディスクリプタレジスタ.....3, 15
ディレクトリ114
テストレジスタ3, 127
デバッグレジスタ3, 164

動的システム159
特権準位.....38
特権準位による保護機能.....40
特権準位保護例外コードセグメント.....55
トラップ.....58, 165
トラップゲート57, 59

ハ 行

バインダ159
バスインタフェースユニット2
バックリンク.....82

非常駐部分159
ヒット125

ビット R.....28
ビット E.....28
ビット S.....28
ビット操作194
ビット W28
ビルダ150
ビルドファイル144, 146

フォールト.....58
複数タスク6
物理単位114
ブレイクポイント164
プログラム.....66

ページ6, 113, 114
ページテーブル114
ページフォルトエラーコード121
ページ保護機能118, 120
ページング機能5, 6, 113
ページングユニット2, 114
別 名.....24

保護機能6
保護モード5

マ 行

マルチタスキングオペレーティング
システム.....1
マルチタスクシステム6
マルチタスクソフトウェア.....67
マルチプログラム68
マルチユーザ環境.....66
マルチユーザソフトウェア.....68

ミ ス125

命令デコードユニット	2
メインルーチン	66
メモリ管理	9
メモリ管理機能	1
メモリ管理サポート機能	6
メモリ管理をサポートする機能	14
メモリ保護機能	1
メモリ割り当て	9

ラ行

リアルタイム環境	66
リアルモード	5
リセット信号	152
リニアアドレス	2, 165
例 外	58
例外 #14	121
例外処理ルーチン	66

ローカル空間	68
ローカル空間の分離	72
ローカルメモリ	69
ロケーション	26, 30
ローダ	113
ロード可能なモジュール	159
論理番地	2, 9

ワ行

割り込み	58, 59, 66
割り込みゲート	57
割り込みベクタ	60

アルファベット

a ビット	121
A ビット	112, 118

BD ビット	168
BLD 386	150
BND 386	159
BS ビット	168
BT ビット	168
B ビット	87, 168

CALL	147
CALL 命令	189
CLTS	105
COMM	194
CPL	41
CR 0	114
CR 2	121
CR 3	114

DPL	40, 147
DR 0~DR 3	164, 165
DR 0~DR 7	164
DR 6	164
DR 6 レジスタ	168
DR 7	164, 166
D ビット	19, 20, 119, 182

EAX	3
EM	106
ENTER 命令	173
ENTRY	147
EPL (Effective Privilege Level)	98
ET	106

FS	3, 9
----	------

GATE	147
GDT (Global Descriptor Table)	13, 70, 148

GDTR	13, 71
GD フィールド	167
GE と LE フィールド	167
GS	3, 9
G と L フィールド	166
G ビット	19
HIT	125
HLT	105
I/O 番地ビットマスク	107
IDT	33, 57, 59
IDTR	59
INT と INTO 命令	191
IOPL	107
JMP 命令	89, 190
LAR 命令	104
LDT (Local Descriptor Table)	13, 70, 148
LDTR	13, 71
LEAVE 命令	173
LEN フィールド	166
LGDT 命令	101
LIDT 命令	101
LLDT 命令	102
LMSW	105
LRU (Least Recently Used)	125
LSL 命令	104
LTR 命令	102
I ビット	121
MISS	125
MOV AH, FS : ALPHA	18
MOV AX, DATA	17

MOV CRn, r 32	105
MOV DRn, r 32	105
MOV FS, AX	17
MOV r 32, CRn	105
MOV r 32, DRn	105
MOV r 32, TRn	105
MOV TRn, r 32	105
MP	106
NT	84
NT ビット	84
OBJECT	148
OS	7, 36
OSグループ	38
PE	105
PE ビット	153
PG	105
PG ビット	114
P ビット	112, 118, 121
R/W ビット	118
RF フラグ	169
RPL (Requested Privilege Level)	13, 41, 98
RW フィールド	166
R ビット	19, 31
SEGMENT	146
SGDT 命令	101
SHUTDOWN	64
SIDT 命令	101
SLDT 命令	102
SMSW 命令	105
STACKSEG	145

STACKS	148
STR 命令	102
TABLE	147
TASK	148
TI ビット	13
TLB (Translation Lookasibe Buffer)	123
TR	75
TR 6.....	127
TR 7.....	127
TS	106
TSS (Task State Segment)	50, 74

TSSR.....	75
U/S ビット	118
USE 16	184
USE 32	184
VERR 命令.....	103
VERW 命令	103
VM	130
WC	147
W ビット	20, 31

著 者 略 歴

W. B. スルヤント

(William Bambang Surjanto)

昭和 42 年 東京大学工学部電気工学科卒

昭和 44 年 東京大学大学院工学系研究科
修士課程修了

General Electric Co.

Rockwell International Corp.

を経て

現 在 インテルジャパン株式会社

図解 32 ビットマイクロコンピュータ
80386 の 使 い 方

© W. B. スルヤント 1987

昭和 62 年 11 月 15 日 第 1 版第 1 刷発行
平成 4 年 6 月 10 日 第 1 版第 7 刷発行

OHM・OHM・OHM・OHM
OHM・OHM
著者承認
検印省略
OHM・OHM
OHM・OHM・OHM・OHM

著 者 W. B. スルヤント

発 行 者 株式会社 オ ー ム 社
代 表 者 佐 藤 政 次

発 行 所 株式会社 オ ー ム 社
郵便番号 101
東京都千代田区神田錦町 3-1
振 替 東 京 6 - 2 0 0 1 8
電 話 03(3233)0641(代表)

Printed in Japan

印刷 中央印刷 製本 司 巧 社
落丁・乱丁本はお取替えいたします

ISBN 4 - 274 - 07381 - 5

マイコン入門心得帖	平松・森本共著	四六判
マイコン実験と工作マニュアル	北川一雄著	A5W
続・マイコン実験と工作マニュアル	北川一雄著	A5W
マイコン応用技術者標準テキスト(改訂版)	鈴木・磯沼共編	B5判
図解 初めてマイコンを学ぶ人のために	中嶋・徳田共編	B5判
図解 マイコンの基礎知識	大原茂之著	A5判
マイクロコンピュータ入門テキスト	矢田光治著	A5判
図解 マイコンのためのアセンブラ入門	湯田・伊藤共著	A5判
マイクロコンピュータのたのみのPL/M入門	大原・倉田共著	A5判
ポケットコンピュータ	小牧・大條共著	A5判
マイクロコンピュータの基礎	佐々木・坂本共著	A5判
制御用マイコンの作り方・使い方	早稲田大学編	A5判
制御用マイコンのプログラミング	渡辺仁史研究室	A5判
エンジニアのための絵ときマイクロコンピュータ	矢田光治著	A5判
先生のためのマイコン教室	北川一雄著	B5判
Z-80機械語によるプログラムと制御	北川一雄著	B5判
図解マイクロコンピュータZ-80の使い方	吉本久泰著	A5判
図解マイクロコンピュータ続Z-80の使い方	末武国弘監修	B5判
図解マイクロコンピュータZ-80アセンブラプログラミング入門	中山章著	A5判
8085-Z80による図解マイコンアセンブラ入門	横田英一著	A5判
図解16ビットマイクロコンピュータ8086の使い方	横田英一著	B5判
図解16ビットマイクロコンピュータMC68000の使い方	湯田・伊藤共著	A5判
図解PC-9800シリーズの使い方	桐山清著	B5判
	井出裕巳著	A5判
	小島進著	A5判
	佐藤達男著	B5判

マイクロコンピュータ基礎講座(石井治・相磯秀夫監修・A5判・全5巻)

- | | |
|---------------------|---------|
| ① マイクロコンピュータアーキテクチャ | 飯塚 肇 他編 |
| ② 入出力制御とシステム構成 | 田丸・松本共著 |
| ③ ソフトウェアとプログラミング | 浪本 |
| ④ デバイスと実装技術 | 可児賢二編著 |
| ⑤ テストと信頼性 | 大表良一著 |
| | 樹下行三編著 |
-

図解コンピュータシリーズ

江村 慶朗 監修

コンピュータシステム入門

(改訂2版) 江村 慶朗・野津 昭 共著 (A5-p.268)

ハードウェア・システム入門

江村 慶朗 著 (A5-p.216)

FORTRAN 入門

池老 茂成 著 (A5-p.230)

COBOL 入門

池老 茂成 著 (A5-p.350)

PL/I 入門

光吉 民恵 著 (A5-p.244)

PASCAL プログラミング入門

三沢 常男・市川 隆男 共著 (A5-p.264)

BASIC プログラミング入門

(改訂2版) 平山 静夫 著 (A5-p.354)

アセンブラプログラミング入門

越下 孝之・前田 忠孝 共著 (B5-p.380)

APL 入門

金子 肇弘 著 (A5-p.236)

日本語 APL 入門

平尾 隆行 著 (A5-p.236)

簡易照会言語入門

関係データベースシステム—

平尾 隆行 著 (A5-p.228)

ストラクチャード・プログラミング入門

(改訂2版) 藤友 義久 著 (A5-p.258)

オペレーティング・システム入門

江村 慶朗 著 (A5-p.176)

ファイル編成入門

山谷 正己 著 (A5-p.184)

データベース入門

(改訂2版) 穂鷹 良介 著 (A5-p.228)

仮想記憶システム入門

山谷 正己 著 (A5-p.140)

エキスパートシステム入門

平尾 隆行 著 (A5-p.176)

情報通信システム入門

八島 朝一 著 (A5-p.244)

データ通信システム入門

(改訂2版) 保坂 岩男・原 泰・石坂 元弘 著 (A5-p.270)

EDP システム設計入門

高橋 豊 著 (A5-p.204)

オフィスコンピュータ入門

前田 忠孝・藤友 研三 共著 (A5-p.202)

オフィスオートメーション入門

(改訂2版) 中村 茂 著 (A5-p.238)

RPG プログラミング技法

野口 正雄 著 (B5-p.232)

プログラム流れ図の作成技法

江村 慶朗・野津 昭 共著 (B5-p.358)

対話式計算システムの活用技法

平尾 隆行 著 (B5-p.262)

プログラム開発管理

(改訂2版) 藤友 義久 著 (B5-p.218)

仮想計算機システム

山谷 正己 著 (B5-p.304)

多重仮想記憶オペレーティングシステム

鎌田 肇 著 (B5-p.228)

コンピュータとアプリケーション

寺沢 康夫 著 (B5-p.236)

データベース / データ通信プログラミング

平尾 隆行 著 (B5-p.220)

データベースシステムとデータモデル

穂鷹 良介 著 (B5-p.242)

ISBN4-274-07381-5 C3055 P2700E



定価 2700 円 (本体 2621 円)